


С.В. Тюрин

ЦИФРОВЫЕ ЭЛЕМЕНТЫ И УЗЛЫ: ЛАБОРАТОРНЫЙ ПРАКТИКУМ

Учебное пособие



Воронеж 2009

ГОУВПО «Воронежский государственный
технический университет»

С.В. Тюрин

**ЦИФРОВЫЕ ЭЛЕМЕНТЫ И УЗЛЫ:
ЛАБОРАТОРНЫЙ ПРАКТИКУМ**

Утверждено Редакционно-издательским советом
университета в качестве учебного пособия

Воронеж 2009

УДК 681.3.06(075)

Тюрин С.В. Цифровые элементы и узлы: лабораторный практикум: учеб. пособие / С.В. Тюрин. Воронеж: ГОУВПО «Воронежский государственный технический университет», 2009. 101 с.

Учебное пособие содержит задания и краткие теоретические материалы для выполнения лабораторных работ по дисциплине «Схемотехника ЭВМ», обеспечивающих получение практических навыков по разработке, реализации и отладке достаточно простых узлов цифровой вычислительной техники.

Издание соответствует требованиям Государственного образовательного стандарта высшего профессионального образования по направлению 230100 «Информатика и вычислительная техника», специальности 230101 «Вычислительные машины, комплексы, системы и сети», дисциплине «Схемотехника ЭВМ». Пособие предназначено для студентов всех форм обучения.

Учебное пособие подготовлено в электронном виде в текстовом редакторе MS Word 2000 и содержится в файле Схемот_ЛР.doc.

Табл. 3. Ил. 105. Библиогр.: 5 назв.

Научный редактор д-р техн. наук, проф. С.Л. Подвальный

Рецензенты: кафедра информационных и управляющих систем Воронежской государственной технологической академии (зав. кафедрой д-р техн. наук, проф. В.Ф. Лебедев);
д-р техн. наук, проф. А.С. Литвиненко

© Тюрин С.В., 2009

© Оформление. ГОУВПО «Воронежский государственный технический университет», 2009

ВВЕДЕНИЕ

Схемотехника ЭВМ – это научно-техническая дисциплина, которая изучает теоретические методы анализа и синтеза схем электронных вычислительных машин и способы их технической реализации. Развитие схемотехники ЭВМ является основой усовершенствования архитектуры вычислительных машин, повышения их производительности и надежности функционирования, существенного уменьшения весогабаритных и экономических показателей.

Все разнообразные средства цифровой техники: ЭВМ, микропроцессорные системы измерений и автоматизации технологических процессов, цифровая связь и телевидение и т.п. строятся на элементной базе, в состав которой входят чрезвычайно разные по сложности микросхемы – от логических элементов, выполняющих простейшие логические операции, до сложнейших программируемых логических интегральных схем (ПЛИС), содержащих миллионы логических элементов.

Задачей дисциплины «Схемотехника ЭВМ» является получение знаний о принципах работы, расчета параметров и схемотехнического проектирования элементов, узлов и устройств ЭВМ, особенностей их применения.

В результате изучения курса студент должен:

– **знать** схемы элементов, узлов и устройств современных вычислительных машин, систем и сетей;

– **уметь** выбирать тип элементов и узлов для проектирования различных устройств вычислительных машин, систем и сетей на основе анализа параметров и характеристик элементов, узлов и технических условий на проектируемые схемы, уметь анализировать и синтезировать схемы различной сложности;

– **иметь навыки** измерения параметров, поиска неисправностей, испытания устройств ЭВМ и средств сопряжения.

Данное учебное пособие содержит задания и краткие теоретические материалы для выполнения восьми лабораторных работ по дисциплине «Схемотехника ЭВМ», обеспечивающих получение практических навыков по разработке, реализации и отладке достаточно простых узлов цифровой вычислительной техники.

Лабораторные работы выполняются с использованием натуральных и имитационных экспериментов. Натурные эксперименты проводятся на лабораторной установке «Схемотехника ЭВМ», а имитационные эксперименты – в среде схемотехнического моделирования Electronics Workbench 5.X (FireWall-один из вариантов бесплатного программного обеспечения).

Изучение дисциплины базируется на знаниях, полученных при изучении дисциплин: «Физика», «Теория автоматов», «Электротехника и электроника».

Знания, полученные в результате изучения дисциплины «Схемотехника ЭВМ», используются при курсовом и дипломном проектировании, а также при изучении дисциплин: «Периферийные устройства ЭВМ», «Микропроцессорные средства и системы», «Конструкторско-технологическое обеспечение производства ЭВМ».

1. ЛАБОРАТОРНАЯ РАБОТА №1

ТЕМА: Состав, назначение, принцип действия лабораторной установки «СХЕМОТЕХНИКА ЭВМ» и её составных частей

ЦЕЛЬ РАБОТЫ: подготовка к практическому использованию лабораторной установки «СХЕМОТЕХНИКА ЭВМ» и осциллографа С1-67 для измерения им амплитудно-временных параметров дискретных сигналов.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: изучить структуру лабораторной установки, принцип её построения и назначение составных частей, правила подготовки к работе лабораторной установки и её составных частей.

Подготовить осциллограф С1-67 к измерению амплитудно-временных параметров дискретных сигналов (то есть произвести калибровку осциллографа); включить лабораторный стенд; измерить осциллографом амплитудно-временные параметры периодических сигналов ТИ1 и ТИ2, формируемые лабораторным стендом. Измерению подлежат следующие амплитудно-временные параметры:

– периоды следования ($T_{ТИ1}$, $T_{ТИ2}$) сигналов ТИ1 и ТИ2; длительности $t^1_{ТИ1}$, $t^1_{ТИ2}$ и $t^0_{ТИ1}$, $t^0_{ТИ2}$, соответствующие положительным и отрицательным значениям сигналов ТИ1 и ТИ2 (то есть положительным и отрицательным импульсам); длительности фронта ($t^{\Phi}_{ТИ1}$, $t^{\Phi}_{ТИ2}$) и среза ($t^c_{ТИ1}$, $t^c_{ТИ2}$) сигналов ТИ1 и ТИ2;

– амплитуда положительных ($U^1_{ТИ1}$, $U^1_{ТИ2}$) и отрицательных ($U^0_{ТИ1}$, $U^0_{ТИ2}$) импульсов периодических сигналов ТИ1 и ТИ2.

Расчетным путём определить скважность (Q) и коэффициент заполнения (K_3) периодических сигналов ТИ1 и ТИ2:

$$Q = T / t^1 ; \quad K_3 = 1 / Q = t^1 / T.$$

Последовательности прямоугольных импульсных сигналов, для которых $Q = 2$, называют *меандром*.

1.1. Краткие теоретические сведения

1.1.1. Состав лабораторной установки «СХЕМОТЕХНИКА ЭВМ» и назначение её составных частей

Состав лабораторной установки «СХЕМОТЕХНИКА ЭВМ» представлен на рис.1.1.




Рис.1.1. Состав лабораторной установки «СХЕМОТЕХНИКА ЭВМ»

Лабораторный стенд (далее ЛС) и осциллограф питаются от сети переменного тока (220В, 50 Гц). К лабораторному стенду подводится только стабилизированное постоянное напряжение 5В от стабилизатора, который имеет собственное конструктивное исполнение и непосредственно подключается к розетке сети переменного тока.

На лицевой панели ЛС расположены органы индикации, органы управления, розетки для подключения различных цифровых микросхем, а также гнезда для электрической коммутации входов/выходов цифровых узлов и элементов, содержащихся в лабораторном стенде и конструктивно расположенных внутри ЛС. На лицевой панели ЛС изображены условные графические обозначения доступных для коммутации цифровых элементов: 4И-НЕ, НЕ, синхронных двухтактных D-триггеров. На гнезда лицевой панели выведены также формируемые в ЛС периодические последовательности разнесенных во времени и в пространстве управляющих сигналов, совокупность которых позволяет формировать весьма разнообразные временные диаграммы из 5...10 дискретных сигналов в интер-

вале из 256 тактов работы опорного генератора, формирующего периодическую последовательность сигналов ТИ1 с частотой около одного мегагерца.

Коммутация элементов стенда осуществляется с помощью соединительных проводников, которые размещаются в специальном открывающемся отсеке лабораторного стенда. Один конец соединительного проводника оканчивается штырем, а второй – штырем с прикрепленным к нему гнездом. Такая конструкция соединительных проводников позволяет уменьшить габариты лабораторного стенда, а также свести до минимума потребное разнообразие соединительных проводников. При выбранной конструкции соединительных проводников электрическая цепь любой длины всегда может быть реализована как последовательная цепь, соединяющая некоторую совокупность входов/выходов.

Лабораторный стенд может быть использован как в статическом так и в динамическом режимах работы.

В статическом режиме для формирования логических переменных используются 4-х разрядный тумблерный регистр и кнопочный переключатель. В случае необходимости могут также использоваться постоянные потенциалы « \perp » и «+5». Значения логических функций в статическом режиме определяется с помощью светодиодов, вход которых подключается к выходу исследуемого логического преобразователя.

В динамическом режиме работы в качестве логических переменные могут использоваться сигналы, формируемые двоичным 8-ми разрядным счетчиком ($D_0 \dots D_7$), тумблерным регистром, или сигналы I_i , T_j , P_s , C_r , циклически формируемые лабораторным стендом. Значения логических переменных и логических функций, а также их временные значения и соотношения определяются с помощью осциллографа. Таким образом, осциллограф позволяет визуально представить процесс функционирования исследуемого цифрового узла в виде временной диаграммы, отыскать неисправности в работе элементов узла, а также неисправности, обусловленные ошибками

при сборке исследуемого узла или допущенными при теоретической разработке временной диаграммы управляющих и выходных сигналов.

Кроме изображенных на лицевой панели цифровых элементов, можно автономно исследовать (и включать в исследуемый узел) одну интегральную микросхему с прямоугольными выводами. Количество выводов у микросхем может быть 14, 16 или 20. Микросхема устанавливается в соответствующую розетку, а её коммутация осуществляется с помощью гнезд 1...20.

1.1.2. Устройство и принцип работы осциллографа С1-67

Электронные осциллографы являются универсальными измерительными приборами, которые применяются для измерения многих электрических величин: амплитуд токов и напряжений, частот, фазовых сдвигов, длительностей импульсов, действующих значений напряжений, полных сопротивлений и других электрических и неэлектрических величин. Кроме того, они позволяют визуально наблюдать и исследовать различные изменяющиеся во времени электрические процессы, а при использовании некоторых приставок или вспомогательных устройств на экране электронно-лучевой трубки (ЭЛТ) осциллографа можно воспроизводить и наблюдать амплитудные, частотные, фазовые, переходные и другие характеристики сигналов исследуемой аппаратуры, а также вольт-амперные характеристики электронных приборов.

Электронные осциллографы, обладая малой инерционностью, позволяют исследовать изменяющиеся процессы в широком диапазоне частот: от постоянного тока до тысяч мегагерц. По реализации они представляют собой сложные электронные устройства, которые позволяют оценивать исследуемые явления и процессы не только качественно, но и количественно, причем со сравнительно высокой точностью.

При выполнении лабораторных работ будет использоваться полупроводниковый осциллограф С1-67 [1], который позволяет наблюдать и исследовать электрические процессы в диапазоне частот от постоянного тока до 10 МГц. По точности воспроизведения формы сигнала и некоторых измерений он относится к третьему классу и позволяет наблюдать форму импульсных сигналов обеих полярностей с длительностью от 0,1 мкс до 0,2 с и с размахом от 5 мВ до 300 В, а периодические сигналы в диапазоне частот от 5Гц до 10 МГц. Им можно измерять амплитуды исследуемых сигналов от 28 мВ до 140 В, а временные интервалы от 0,4 мкс до 0,2 с.

Рабочая часть экрана осциллографа составляет по вертикали не менее 42 мм (7 делений) и по горизонтали не менее 60 мм (10 делений). Погрешность измерений, которые осуществляются с помощью осциллографа С1-67, не превышает 10%. Структурная схема осциллографа С1-67 изображена на рис.1.2. Передняя панель осциллографа С1-67 изображена на рис. 1.3.


Все основные органы управления осциллографа расположены на лицевой передней панели:

”СЕТЬ”- для включения и выключения прибора;


”ЯРКОСТЬ”- для установки необходимой яркости луча;

”ФОКУС”- для фокусировки луча;

”ШКАЛА”- для регулировки освещения шкалы;



”  ” с надписью ”ГРУБО”, ”ПЛАВНО”- для перемещения лучей ЭЛТ по горизонтали;

”УСИЛЕНИЕ”- для плавной регулировки чувствительности усилителя;

”  ”- для перемещения лучей ЭЛТ по вертикали;

”БАЛАНСИР”- для балансировки усилителя;

”ВОЛЬТ/ДЕЛ. ”- для переключения входного аттенюатора;

” 1MΩ40pF” - для подачи исследуемых сигналов;
 Шлиц ”” - для устранения астигматизма ЭЛТ.


ЭЛЕМЕНТЫ РАЗВЕРТКИ:

”x1”, ”x0,2” - тумблер для умножения длительности развертки;

”ВРЕМЯ/ДЕЛ.” - для переключения длительности развертки;

”ДЛИТЕЛЬНОСТЬ” - для плавной регулировки длительности;

”СТАБ.” - для выбора режима работы генератора развертки;

”” - выход пилообразного напряжения генератора горизонтальной развертки осциллографа.






Рис.1.2. Структурная схема осциллографа С1-67

ЭЛЕМЕНТЫ СИНХРОНИЗАЦИИ:

”ВНУТР. - ВНЕШН.” - для выбора источника (внутренний или внешний) синхронизации, запускающего генератор горизонтальной развертки ;

”” , ”” - для установки открытого или закрытого входа синхронизации соответственно;

”+”, ”-” - для выбора полярности сигнала синхронизации;
 ”УРОВЕНЬ”- для выбора уровня напряжения сигнала запуска горизонтальной развертки.




Рис.1.3. Передняя панель осциллографа С1-67

1.2. Подготовка осциллографа к измерениям


ВНИМАНИЕ !!!

Переключатель ”ВРЕМЯ/ДЕЛ.” переключается ТОЛЬКО путём нажатия на переключатель и его вращения против или по часовой стрелке. Относительно такого рода переключателей принято говорить: «Переключатель «утопить» и переключить». Если данную особенность не учитывать, то ПЕРЕКЛЮЧАТЕЛЬ ВЫЙДЕТ ИЗ СТРОЯ!!!

Перед включением прибора в сеть 220В предварительно установить органы управления в следующие положения:

- ”ЯРКОСТЬ”- в крайнее левое;
- ”ФОКУС” – в среднее;
- ”ВОЛЬТ/ДЕЛ.”- ”▼ 6 дел.”;

”УСИЛЕНИЕ” – в крайнее правое;
 ” ↔ ”, ” ↑↓ ” – в среднее;
 переключатель входа ” ~ , ⊥ , ~ ” – в положение ” ~ ~ ”
 ”СТАБ.”- в крайнее правое;
 ”ВРЕМЯ/ДЕЛ.”- ” 0,5 ms”;
 ”ДЛИТЕЛЬНОСТЬ” (плавно) - в крайнее правое;
 ”x1”, ”x0,2”- в положение ”x1”;
 ”ВНУТР. - ВНЕШН.” – в положение ”ВНУТР.”;
 переключатель вида полярности сигнала синхронизации – в
 положение ” ~ , + ”;
 переключатель ”2 kHz” – в правое положение;
 ”СЕТЬ”- выключено.

Соедините прибор соответствующим шнуром с источником питания и тумблером ”СЕТЬ”, включите его. При этом должна загореться сигнальная лампочка. Отрегулируйте, через 2-3 минуты после включения, яркость и фокусировку линии развертки с помощью ручек ”ЯРКОСТЬ”, ”ФОКУС” и шлица ”  ”. Переместите луч в пределы рабочей части экрана ручками ” ↔ ”, ” ↑↓ ”, если луча не будет на экране при максимальной яркости. Сбалансируйте канал вертикального отклонения луча после 15-минутного прогрева осциллографа. Выполните для этого следующие операции:

- переведите ручку ”ВОЛЬТ/ДЕЛ.” в положение ”0,05”;
- переместите линию развертки в среднее положение рабочей части экрана ЭЛТ ручкой ” ↑↓ ”;
- переключите ручку ”ВОЛЬТ/ДЕЛ.” в положение ”0,01”;
- возвратите линию развертки в прежнее положение при помощи шлица ”БАЛАНСИР”;

Повторяйте эти операции до тех пор, пока линия развертки не перестанет перемещаться при переключении ручки ”ВОЛЬТ/ДЕЛ.” из положения ”0,05” в положение ”0,01”.

Установите ручку ”ВОЛЬТ/ДЕЛ.” в положение ” 6 дел.”, а ручку ”УСИЛЕНИЕ” – вправо до упора. Откалибруйте канал вертикального отклонения при помощи шлица ”ЧУВСТ.”, расположенного с левой боковой стороны прибора. Изображение

амплитуды калибровочного напряжения должно быть равно 6-и делениям вертикальной шкалы ЭЛТ. После этого прибор готов для проведения измерения амплитуд. Если линия развертки не совпадает с горизонтальными линиями шкалы, то потенциометром "УСТ. ЛИНИИ ЛУЧА" добейтесь их совпадения.

Для калибровки скорости развертки выполните следующие операции:

установите переключатель "2кГц" в правое положение;

установите ручку "ВРЕМЯ/ДЕЛ." в положение "0,5ms";

поверните ручку "ДЛИТЕЛЬНОСТЬ" в крайнее правое положение (по часовой стрелке до упора);

уложите 10 периодов калибровочного напряжения в 10-и делениях горизонтальной шкалы ЭЛТ при помощи шлица "КАЛИБРОВКА ДЛИТЕЛЬНОСТИ x1", расположенного на правой боковой стенке прибора;

переведите тумблер множителя в положение "x0,2";

уложите 2 периода калиброванного напряжения в 10-и делениях горизонтальной шкалы ЭЛТ при помощи шлица "КАЛИБРОВКА ДЛИТЕЛЬНОСТИ x0,2".

После этого прибор готов к работе и можно приступить к выбору режима работы и проведению необходимых наблюдений и измерений. Отрегулируйте ручкой "ШКАЛА" яркость подсвета делений на шкале ЭЛТ. Фильтр перед экраном ЭЛТ служит для увеличения контрастности изображения, а также для устранения бликов и отражения от поверхности экрана ЭЛТ. На экране ЭЛТ нанесена шкала, используемая для измерений по вертикали и горизонтали. Шкала разделена на 7 шестимиллиметровых делений по вертикали и 10 шестимиллиметровых делений по горизонтали. На осевых линиях шкалы каждое шестимиллиметровое деление разделено на 5 равных частей.

Подайте исследуемый сигнал на коаксиальное гнездо "1MΩ40pF" канала вертикального отклонения. Для подключения исследуемого сигнала в комплект прибора входят соединительные кабели и выносной делитель. Применяйте соедини-

тельные кабели для исследования сигналов с амплитудой от 10-и мВ до 140 В. При подключении кабеля входное сопротивление прибора равно 1 МОм с параллельной емкостью, величина которой зависит от типа используемого кабеля. Пользуйтесь выносным делителем во всех случаях при исследовании сигналов с амплитудой от 0,1 В до 300 В, а также при необходимости увеличения входного сопротивления прибора и уменьшения входной емкости. При подключении выносного делителя входное сопротивление прибора становится равным 10 МОм с параллельной емкостью не более 12 пФ.

Для проведения необходимых наблюдений и измерений исследуемых сигналов изображение на экране прибора должно быть устойчивым и иметь величину, удобную для рассмотрения. Для этого требуется установить необходимый вид связи и ослабления входного делителя канала вертикального отклонения, режим работы развертки, вид синхронизации. Выбор нужных положений этих органов управления определяется формой и величиной исследуемого сигнала и особенностями исследуемой схемы. Ниже излагаются общие соображения, которыми следует руководствоваться при выборе режима работы.

Переключатель входа выбирает вид связи канала вертикального отклонения с источником исследуемого сигнала. В положении " \sim " связь с источником исследуемого сигнала осуществляется по постоянному току. Этот режим может быть использован в подавляющем большинстве случаев. Однако, если постоянная составляющая исследуемого сигнала намного больше переменной, то целесообразно выбрать связь источника исследуемого сигнала с каналом вертикального отклонения по переменному току " \sim ", тогда конденсатор входной цепи не пропускает постоянную составляющую. При исследовании низкочастотных сигналов следует учитывать, что в режиме " \sim " нижний предел частотной характеристики составляет несколько герц.

В положении "⊥" вход канала вертикального отклонения отключается и заземляется, что позволяет оперативно определять положение луча осциллографа, соответствующего нулевому потенциалу. Переключение в данное положение осуществляется либо перед измерением амплитудных значений, либо при определении полярности исследуемого сигнала.

Значение коэффициента отклонения канала вертикального отклонения, обозначенное на передней панели "ВОЛЬТ/ДЕЛ.", верно лишь при крайнем правом положении ручки "УСИЛЕНИЕ", которая спарена с переключателем входного аттенюатора и имеет в крайнем правом положении механическую фиксацию.

Установите ручкой "СТАБ." режим работы развертки. Поверните ручку "СТАБ." вправо до появления развертки, получите автоколебательный режим. Поворотом ручки влево на 5-10° от точки срыва развертки устанавливается ждущий режим. Выберите источник синхронизации переключателем вида синхронизации ("ВНУТР. - ВНЕШН."). Внутренняя синхронизация может быть использована в большинстве случаев. В положении переключателя "ВНЕШН." синхронизация осуществляется внешним сигналом, подаваемым на гнездо "СИНХР.". Для получения устойчивой синхронизации исследуемого процесса внешний сигнал должен зависеть во времени от исследуемого сигнала. Внешний сигнал для синхронизации используется в том случае, если внутренний синхронизирующий сигнал слишком мал или содержит составляющие, нежелательные для синхронизации. Для цифровых узлов этот режим удобен тем, что позволяет исследовать взаимозависимые сигналы, имеющие различные временные соотношения без перерегулировок блока синхронизации осциллографа.

Переключатель полярности синхронизации дает возможность выбрать вид связи и полярности сигнала, запускающего развертку.

В положении переключателя "==" обеспечивается устойчивая синхронизация сигналами частотой от 5 Гц до 10 МГц, а также сигналами с малой частотой повторения. В этом режиме ручкой "Уровень запуска" можно изменять уровень сигнала внешней синхронизации, осуществляющий запуск генератора развертки.

В положении "~" постоянная составляющая запускающего сигнала не поступает на вход схемы синхронизации. Этот режим запуска может быть использован в большинстве случаев при частоте сигнала от 50 Гц до 10 МГц.

Выберите ручкой "УРОВЕНЬ" точку на синхронизирующем сигнале, в которой запускается схема развертки. Когда ручка "УРОВЕНЬ" вращается в сторону " + ", схема синхронизации запускается более положительным участком запускающего сигнала, в сторону " - " – более отрицательным участком запускающего сигнала.

Получите устойчивое изображение на экране ЭЛТ, выбрав источник синхронизации, режим запуска развертки и полярность запуска.

Установите длительность развертки такой, чтобы можно было наблюдать форму исследуемого сигнала, при помощи ручки "ВРЕМЯ/ДЕЛ." и тумблера множителя. Плавная регулировка длительности развертки осуществляется при помощи ручки "ДЛИТЕЛЬНОСТЬ", спаренной с ручкой переключателя "ВРЕМЯ/ДЕЛ.". Значения длительности развертки, обозначенные на передней панели прибора, верны в крайнем правом положении ручки "ДЛИТЕЛЬНОСТЬ". В этом положении ручка потенциометра имеет механическую фиксацию.

1.3. Измерения при помощи осциллографа

Для наблюдения исследуемого сигнала и измерения его основных параметров, таких как амплитуда, частота, временные интервалы, в подавляющем большинстве случаев можно

ограничиться ниже перечисленными режимами развертки и синхронизации.

а) *Ждущая развертка с синхронизацией исследуемым сигналом.*

Установите ручку переключателя вида синхронизации ("ВНУТР., ВНЕШ., х") в положение "ВНУТР.", а ручку "УРОВЕНЬ" – в одно из крайних положений. Поставьте в нужное положение переключатель длительности и тумблер множителя развертки, если приблизительно известна длительность исследуемого процесса. Установите переключатель "ВОЛЬТ/ДЕЛ." в положение, при котором величина исследуемого сигнала на экране прибора наиболее удобна для наблюдения. Подайте исследуемый сигнал на гнездо "1MΩ40pF". Вращайте ручку "СТАБ." вправо до появления изображения на экране ЭЛТ. Вращая эту же ручку в обратную сторону, установите ее в положение, при котором развертка срывается. Это положение соответствует ждущему режиму работы. Поверните ручку "УРОВЕНЬ" до положения, при котором появляется устойчивое изображение сигнала. Переключателем полярности (" =, ~, +, -, ") можно осуществить запуск развертки от положительной или отрицательной части сигнала, установив рычаг в положение "+ " или "- ".

б) *Непрерывная развертка с синхронизацией исследуемым сигналом.*

Проведите те же операции с осциллографом, что и для работы в ждущем режиме. Необходимо только при отсутствии сигнала на входе повернуть ручку " СТАБ." так, чтобы на экране появилась линия развертки. Подайте на вход "1MΩ40pF" исследуемый сигнал. Поворачивайте ручку "УРОВЕНЬ" до получения устойчивого изображения. Если это сделать не удастся, добейтесь устойчивого изображения незначительным поворотом ручки " СТАБ.".

в) *Синхронизация от внешнего источника.*

Поставьте ручку переключателя вида синхронизации ("ВНУТР., ВНЕШ., х") в в положение "ВНЕШ.", "1:1" или

”1:10” в зависимости от амплитуды синхронизирующего сигнала. Дальнейшие операции производите так же, как и в предыдущем случае.

г) *Развертка от внешнего источника.*

Установите ручку переключателя вида синхронизации (”ВНУТР.,ВНЕШ., х”) в положение ” х ”. Подайте развертывающее напряжение от внешнего источника на гнездо ” х ”. Применяйте этот режим работы **ТОЛЬКО** в тех случаях, если для горизонтального отклонения луча необходимо не пилообразное напряжение, вырабатываемое генератором развёртки осциллографа, а сигнал другой формы, например, синусоидальный.

д) *Внешняя модуляция луча по яркости.*

Подключите модулирующий сигнал к гнездам ” z ”, которые находятся на задней стенке прибора. Засинхронизируйте этим же сигналом развертку для получения неподвижных яркостных меток на экране ЭЛТ.

е) *Измерение временных интервалов.*

Установите ручку ”ДЛИТЕЛЬНОСТЬ” в крайнее правое положение. В этом положении развертка калибрована и соответствует градуировке переключателя ”ВРЕМЯ/ДЕЛ.”. Проверьте калибровку длительности развертки по внутреннему калибратору. Установите измеряемый временной интервал в центре экрана ручкой ” \leftrightarrow ”. Поставьте переключатель ”ВРЕМЯ/ДЕЛ.” и тумблер множителя в такое положение, чтобы измеряемый интервал занимал на экране не менее 4-х делений шкалы. Для уменьшения погрешности измерения за счет толщины линии развертки, измерения проводят или оба по правым, или оба по левым краям линий изображения. Точность измерения временных интервалов увеличивается при увеличении длины измеряемого расстояния на экране ЭЛТ.

Измеряемый временной интервал определяется произведением трех величин: длины измеряемого интервала времени на экране по горизонтали в делениях шкалы, значения величини

ны времени на одно деление шкалы данного положения переключателя "ВРЕМЯ/ДЕЛ." и значения множителя развертки.

Измерение временных интервалов можно произвести при помощи яркостных меток. Для модуляции луча используйте синусоидальное или импульсное напряжение. Получите на экране ЭЛТ четкое неподвижное изображение, используя режим внешней синхронизации развертки модулирующим сигналом. Отрегулируйте ручками "ЯРКОСТЬ" и "ФОКУС" изображение так, чтобы на экране осциллографа были видны четкие яркие метки с темными промежутками между ними. Длительность временного интервала определяется методом подсчета количества периодов следования меток, укладывающихся на его изображение.

ж) Измерение частоты.

Частоту исследуемого напряжения можно определить путем измерения его периода. Так как число периодов исследуемого напряжения на 10 делениях шкалы при любой развертке жестко связано с его частотой, то, подсчитав число периодов на 10 делениях шкалы и разделив это число на десятикратную длительность развертки на деление, получаем частоту исследуемого сигнала. Кроме того, частоту сигнала можно измерять путем сравнения ее с эталонной частотой по фигурам Лиссажу. В этом случае на вход канала вертикального отклонения подают сигнал, частоту которого надо измерить, а на усилитель горизонтального отклонения – напряжение генератора образцовой частоты. При сближении частот на экране появляется вращающийся эллипс, остановка которого указывает на полное совпадение частот. При кратном соотношении частот на экране получается более сложная фигура, причем частота по вертикали так относится к частоте по горизонтали, как число точек касаний касательной к фигуре по горизонтали относится к числу точек касания фигуре касательной по вертикали.

з) *Измерение амплитуды исследуемых сигналов.*

Проверьте калибровку коэффициента отклонения усилителя вертикального отклонения луча. Подайте на вход "1MΩ40pF" исследуемый сигнал. Ручка "УСИЛЕНИЕ" должна находиться в крайнем правом положении. Установите ручкой "ВОЛЬТ/ДЕЛ." величину изображения в пределах рабочей части экрана. Совместите при помощи ручек " \leftrightarrow " и " \updownarrow " изображение сигнала с нужными делениями шкалы и отсчитайте размах изображения по вертикали в делениях. Величина исследуемого сигнала в вольтах будет равна произведению измеренной величины в делениях на цифровую отметку переключателя "ВОЛЬТ/ДЕЛ.". При работе с выносным делителем 1:10 полученный результат умножаете на 10. Точность измерения амплитуд гарантируется при размере изображения от 2,8 до 7 делений. Установите входной аттенуатор в такое положение, при котором исследуемый сигнал по размерам получается наибольшим в пределах рабочей части экрана.

1.4. Устройство и принцип работы лабораторного стенда «СХЕМОТЕХНИКА ЭВМ»

Лабораторный стенд «СХЕМОТЕХНИКА ЭВМ» (далее стенд) предназначен для закрепления теоретических знаний и наработки практических навыков по дисциплинам «Теория автоматов», «Схемотехника ЭВМ». Стенд позволяет имитировать дискретные электрические сигналы, необходимые для обеспечения работоспособности различных цифровых узлов и микросхем в различных режимах их работы. Стенд изготовлен в климатическом исполнении группы 2 по ГОСТ 21552-84.

1.4.1. Основные технические характеристики стенда

Стенд изготовлен в соответствии со стандартными техническими условиями на учебное лабораторное оборудование.

В лабораторном стенде реализованы следующие цифровые узлы и элементы:

тактовые генераторы сигналов ТИ1 и ТИ2;

схема из счетчиков и дешифраторов, циклически формирующая синхронизирующие сигналы (И0...И3, Т0...Т3, П0...П3, Ц0...Ц3);

логические элементы (4-х входовые схемы И-НЕ – 8 шт., инверторы – 8шт.);

двухтактные синхронные комбинированные D-триггеры (4 триггера);

тумблерный 4-х разрядный регистр (ТР1...ТР4);

кнопочный переключатель (КН);

два светодиодных индикатора (ИН1, ИН2);

три панели (РС1, РС2, РС3) для подключения к лабораторной установке соответственно 14, 16 и 20-ти входовых ТТЛ (ДТЛ, ТТЛШ) микросхем через коммутационные гнезда (1...20).

Габаритные размеры стенда не более 500×300×120 мм.

Масса стенда не более 0.75 кг.

Максимальный электрический ток, потребляемый стендом от источника питания постоянного тока напряжением 5 В, не более 0,5 А.

Устройство сохраняет работоспособность при отклонении напряжения питания источника постоянного тока +5В в пределах 5%.

Устройство сохраняет работоспособность при воздействии вибраций с частотой не более 25 Гц.

Устройство сохраняет работоспособность при температуре окружающего воздуха от + 5С до + 40С.

Наработка на отказ Т при доверительной вероятности $p^*=0,95$ – не менее 1000ч.

Среднее время восстановления Тв при доверительной вероятности $p^*=0,95$ – не более 1ч.

Средний срок службы Тсл. – не менее 5 лет.

1.4.2. Внутренняя организация и работа стенда

Структурная схема устройства синхронизации стенда представлена на рис. 1.4.

Функционально устройство синхронизации делится на узел формирования тактовых импульсов и блок счетчиков-дешифраторов. Узел формирования импульсов в своем составе содержит два генератора импульсов. Генераторы импульсов выполнены в виде схемы из инверторов с времязадающими RC - цепями. Блок счетчиков-дешифраторов в своем составе содержит:

- два 4-х разрядных двоичных счетчика К155ИЕ5;
- четыре 2-х разрядных полных дешифратора К155ИД4;
- 16 инверторов К155ТЛ2.




Рис. 1.4. Структурная схема устройства синхронизации стенда

Часть инверторов служат для формирования инверсных сигналов тактовых генераторов. Прямые и инверсные сигналы с генераторов выведены на гнезда передней панели устройства ($\overline{\text{ТИ1}}$, $\overline{\text{ТИ1}}$, $\overline{\text{ТИ2}}$, $\overline{\text{ТИ2}}$). Выход одного из генераторов ($\overline{\text{ТИ1}}$) подключен к инкрементирующему входу первого счетчика, обеспечивая инкремент счетчика при работе. Выход переноса первого счетчика соединен с инкрементирующим входом второго счетчика, образуя в совокупности восьмиразрядный двоичный счетчик. Выходы счетчиков подключены к входам дешифраторов. Выходы счетчиков ($\overline{\text{D0}} \dots \overline{\text{D7}}$) и дешифраторов выведены на гнезда передней панели устройства вместе с сигналами, полученными при инвертировании сигналов с дешифраторов

($\overline{\text{И0}} \dots \overline{\text{И3}}$, $\overline{\text{И0}} \dots \overline{\text{И3}}$), ($\overline{\text{П0}} \dots \overline{\text{П3}}$, $\overline{\text{П0}} \dots \overline{\text{П3}}$), ($\overline{\text{Т0}} \dots \overline{\text{Т3}}$, $\overline{\text{Т0}} \dots \overline{\text{Т3}}$),

($\overline{\text{Ц0}} \dots \overline{\text{Ц3}}$, $\overline{\text{Ц0}} \dots \overline{\text{Ц3}}$).

Сигналы $\overline{\text{И0}} \dots \overline{\text{И3}}$, $\overline{\text{И0}} \dots \overline{\text{И3}}$ очищены от "игольчатых" помех путем стробирования дешифратора сигналом $\overline{\text{ТИ1}}$, вследствие чего данные сигналы взаимно не перекрываются во времени и сдвинуты друг относительно друга на половину периода сигнала $\overline{\text{ТИ1}}$.

Сигналы $\overline{\text{П0}} \dots \overline{\text{П3}}$, $\overline{\text{П0}} \dots \overline{\text{П3}}$, $\overline{\text{Т0}} \dots \overline{\text{Т3}}$, $\overline{\text{Т0}} \dots \overline{\text{Т3}}$, $\overline{\text{Ц0}} \dots \overline{\text{Ц3}}$, $\overline{\text{Ц0}} \dots \overline{\text{Ц3}}$ не очищены от "игольчатых" помех, которые обусловлены явлениями "гонок" и "состязаний" в дешифраторах, вследствие чего их длительность кратна периоду следования сигнала $\overline{\text{ТИ1}}$.

Сигналы, выведенные на гнезда передней панели, служат для дальнейшей коммутации к анализируемому цифровому устройству или микросхеме.

Стенд может использоваться самостоятельно - статический режим работы, и в комплексе с дополнительной контрольно - измерительной аппаратурой (осциллограф, частотомер и т.п.) - динамический режим работы.

В статическом режиме работы для задания значений логических переменных необходимо использовать 4-х разрядный тумблерный регистр ($\overline{\text{ТР1}} \dots \overline{\text{ТР4}}$). Для индикации значений ло-

гических переменных и функций необходимо использовать два светодиодных индикатора (ИН1, ИН2). Свечение светодиода соответствует поступлению на его вход логической 1 ($< +2,4 \text{ В}$), а отсутствие свечения - поступлению логического 0 ($> +0,4 \text{ В}$).

Кнопка КН может использоваться для формирования одиночных сигналов синхронизации или управления. Вариант формирования одиночного сигнала от кнопки показан на рис.1.5. Данный вариант можно использовать только в том случае, когда явление дребезга механических контактов не оказывает принципиального влияния на работу исследуемого цифрового устройства. В противном случае необходимо использовать так называемый генератор одиночных импульсов (ГОИ), выходные сигналы которого очищены от дребезга механических контактов. Возможна реализация ГОИ в соответствии со следующими схемами, представленными на рис.1.6 (а,б).




Рис.1.5. Вариант формирования одиночного сигнала от кнопки КН, не очищенного от дребезга механических контактов





Рис.1.6. Варианты реализации генератора одиночных импульсов, очищенных от явления дребезга механических контактов:
 а) на элементах И-НЕ; б) на RS-триггере

В динамическом режиме работы (при наличии осциллографа) логические переменные могут имитироваться сигналами D0...D7, которые формируются 8-ми разрядным двоичным счетчиком. Синхронизирующие и управляющие сигналы и потенциалы циклически формируются схемой дешифрации и подаются на гнезда И_i, П_j, Т_m, Ц_г лабораторной установки. Логические условия формирования сигналов описываются следующей системой логических уравнений:

$$\begin{array}{l|l|l|l}
 \text{И0} = \overline{D1} \overline{D0} \overline{\text{ТИ1}} & \text{П0} = \overline{D3} \overline{D2} & \text{Т0} = \overline{D5} \overline{D4} & \text{Ц0} = \overline{D7} \overline{D6} \\
 \text{И1} = \overline{D1} D0 \overline{\text{ТИ1}} & \text{П1} = \overline{D3} D2 & \text{Т1} = \overline{D5} D4 & \text{Ц1} = \overline{D7} D6 \\
 \text{И2} = D1 \overline{D0} \overline{\text{ТИ1}} & \text{П2} = D3 \overline{D2} & \text{Т2} = D5 \overline{D4} & \text{Ц2} = D7 \overline{D6} \\
 \text{И3} = D1 D0 \overline{\text{ТИ1}} & \text{П3} = D3 D2 & \text{Т3} = D5 D4 & \text{Ц3} = D7 D6
 \end{array} \quad (1.1)$$

Сигналы И_i условимся называть импульсами, П_j - периодами, Т_m - тактами, Ц_г - циклами.

Коэффициент пересчета задающего асинхронного счетчика (D0...D7) максимально равен 256 периодам повторения тактовых импульсов ТИ1. Это позволяет формировать циклическую временную диаграмму, повторяющуюся через 256 периодов сигналов ТИ1. На основе системы уравнений (1.1) с помощью дополнительной четырех - входовой схемы И-НЕ может быть выделен любой из 256 отрицательных полупериодов сигналов ТИ1. Например, требуется выделить 107 отрицательный полупериод сигнала ТИ1. Примем следующее соглашение (1.2), определяющее начало отсчета (момент формирования нулевого полупериода):

$$\overline{\text{ТИ1}}^1 = \overline{D7} \overline{D6} \overline{D5} \overline{D4} \overline{D3} \overline{D2} \overline{D1} \overline{D0} \overline{\text{ТИ1}} = \text{Ц0 Т0 П0 И0} \quad (1.2)$$

Сигнал, формируемый в соответствии с логическим уравнением (1.2) целесообразно использовать в качестве сигнала внешней синхронизации для осциллографа. Такой сигнал формируется в стенде и выведен на гнездо «СС» - сигнал синхронизации.

Для выделения ТИ1¹⁰⁷ необходимо десятичное число 107 предварительно представить в двоичном коде и составить на основании (1.1) уравнение вида (1.2). Для этого составим следующую таблицу, в которой записано число 107 в двоичном коде:

Таблица

Цr		Тm		Пj		Иi	
D7	D6	D5	D4	D3	D2	D1	D0
0	1	1	0	1	0	1	1

С учетом (1.1), (1.2) и данных, представленных в таблице, получим:

$$\overline{\text{ТИ1}}^{107} = \overline{\text{D7}} \overline{\text{D6}} \text{D5} \overline{\text{D4}} \overline{\text{D3}} \overline{\text{D2}} \overline{\text{D1}} \text{D0} \text{ТИ1} = \overline{\text{Ц1}} \text{Т2} \text{П2} \text{И3} \quad (1.3)$$

Сигнал, сформированный в соответствии с логическим уравнением (1.3) будет отстоять от сигнала СС на 107 периодов следования сигналов ТИ1.

1.5. Терминология, используемая при описании формы дискретных сигналов

В цифровой технике применяются аналоговые и цифровые сигналы [2]. Это формальное различие, так как дискретный сигнал представляет собой аналоговый, но специальной формы. И в аналоговой, и в цифровой вычислительной технике существуют соглашения о том, каким образом тот или иной физический сигнал может нести информацию. Для чисто ана-

логового сигнала для переноса информации может использоваться амплитуда сигнала, частота, фаза или их комбинации. Для дискретного сигнала для передачи информации может быть использована амплитуда, полярность, длительность, период следования.

При анализе формы двоичных сигналов пользуются определенными терминами. На рис.1.7а приведена осциллограмма идеального однополярного сигнала постоянного тока. Типовая форма реального дискретного сигнала соответствует осциллограмме, представленной на рис. 1.7б.




Рис. 1.7. Параметры реального дискретного сигнала постоянного тока

В соответствии с этой осциллограммой посылка ориентирована относительно уровня 0 (соответствующего уровню идеальной посылки). Наличие переходных процессов при формировании дискретного сигнала подтверждается выбросами амплитуды огибающей, наклоном переднего OA и заднего BE фронтов посылки.

В соответствии с принятой терминологией имеем следующие параметры, характеризующие рассматриваемый дискретный сигнал:

U_m — максимальная амплитуда импульса, равная напряжению между уровнем O и уровнем точки A , определенной пересечением продолжения плоской вершины импульса (участка BB) с передним фронтом импульса;

U_{mcp} — средняя амплитуда импульса, равная напряжению между уровнем O и уровнем точки B , расположенной на плоской вершине импульса и соответствующей половине длительности импульса $0.5 \tau_0$;

$U_{m \max}$ — максимальная амплитуда импульса, соответствующая разности напряжения между уровнем O и точкой D , соответствующей максимуму выброса фронта импульса;

$U_{m \min}$ — минимальная амплитуда импульса, соответствующая разности напряжений между уровнем O и точкой пересечения плоской вершины импульса с фронтом спада импульса (точка B);

τ_0 — длительность импульса—время, отсчитываемое на уровне $0.5 U_m$ между фронтом и спадом импульса;

τ_ϕ — длительность фронта импульса—время нарастания амплитуды от $0,1U_m$ до $0,9U_m$;

τ_c — длительность среза импульса—время снижения амплитуды импульса от значения в точке B до $0,1U_m$;

$U_{в.ф}$ — выброс фронта импульса—разность напряжения между точками D и A ;

$U_{в.с}$ — выброс среза импульса — разность напряжения между точками O и E .

Для идеального импульса, представленного на рис.1.7 а), имеют место следующие соотношения:

$$U_m = U_{m \max} = U_{m cp} = U_{m \min}$$

$$U_{в.ф} = U_{в.с} = 0; \tau_\phi = \tau_c = 0.$$

1.6. Требования к оформлению и содержанию отчета

Отчет должен быть оформлен в соответствии с общеуниверситетскими требованиями к оформлению отчетов по лабораторным работам.

Отчет должен содержать титульный лист, описание цели лабораторной работы, задание на лабораторную работу, а также все измеренные осциллографом С1-67 амплитудно-временные параметры сигналов ТИ1 и ТИ2, формируемые лабораторным стендом «Схемотехника ЭВМ».

В отчёте необходимо привести подробное описание положений органов управления осциллографа С1-67 при проведении измерений заданных амплитудно-временных характеристик импульсных сигналов, а также описание режимов синхронизации осциллографа, используемых при проведении измерений амплитудно-временных характеристик импульсных сигналов.

2. ЛАБОРАТОРНАЯ РАБОТА №2

ТЕМА: Статические и динамические параметры логических элементов 155 серии.

ЦЕЛЬ РАБОТЫ: получение практических навыков по экспериментальному определению статических и динамических параметров логических элементов.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: определить типовые статические параметры логического элемента И–НЕ (микросхема К155 ЛА 1) путём экспериментального получения передаточной характеристики этого элемента. Изучить эксплуатационные характеристики интегральных микросхем 155 серии. Экспериментально определить динамических параметры элемента И–НЕ (микросхема К155 ЛА 1).

Измерение амплитудных и временных параметров микросхема К155 ЛА 1 произвести при помощи осциллографа

Для снятия *передаточной характеристики* $U_{\text{ВЫХ}} = f(U_{\text{ВХ}})$ использовать схему включения логического элемента, представленную на рис.2.1.




Рис.2.1. Схема включения логического элемента для снятия *передаточной характеристики* $U_{\text{ВЫХ}} = f(U_{\text{ВХ}})$

При изменении положения движка переменного резистора R изменяется величина $U_{\text{ВХ}}$. Плавно изменяя положение движка каждый раз необходимо измерить величину $U_{\text{ВХ}}$ и соответствующую величину $U_{\text{ВЫХ}}$. На основании этих измерений необходимо построить график функции $U_{\text{ВЫХ}} = f(U_{\text{ВХ}})$, что позволит определить статические параметры логического эле-

мента И–НЕ. Использовать автоколебательный режим развертки осциллографа.

Для определения динамических параметров логического элемента И–НЕ использовать схему его включения, представленную на рис. 2.2.




Рис.2.2. Схема включения логического элемента для определения динамических параметров

Использовать внешнюю ждущую развертку осциллографа. Запуск развертки осуществлять сигналом ТИ1.

2.1. Краткие теоретические сведения

В природе не существует истинных дискретных процессов и явлений, поэтому в качестве дискретных сигналов используются аналоговые сигналы, но специальной формы.

Любой цифровой элемент, в конечном счете, реализуется на аналоговых приборах и свойства этих цифровых элементов во многом определяются свойствами электро-радио элементов, на основе которых реализуется схема.

Аналоговый сигнал любой формы характеризуется дрейфом, который обусловлен статической и динамической неустойчивостью параметров электро-радио элементов, преобразующих или формирующих данный аналоговый сигнал.

При цифровой форме представления информации, с целью обеспечения любой, наперед заданной, точности в области существования цифрового сигнала (по напряжению или току) вводятся специальные зоны, значение сигналов в которых считаются либо равнозначным (разрешенные зоны), либо не

имеющими однозначного толкования (запрещённые зоны) [3]. Понятие запрещённой зоны не означает, что в запрещённых зонах физически не существует тока или напряжения. Речь идёт о некоторых соглашениях (договоренностях) среди разработчиков цифровой аппаратуры о том, как должны интерпретироваться те или иные значения токов и/или напряжений сигналов в реальных цифровых устройствах.

Введение разрешённых и запрещённых зон эквивалентно введению информационной избыточности в аналоговый сигнал, который принимается за дискретный. Именно этим достигается высокая достоверность цифровой обработки информации, но одновременно уменьшается и информационный объём дискретных сообщений.

Количество запрещённых и разрешённых зон в дискретном сигнале может быть произвольным, но однозначно согласуется с выбранной системой счисления. При этом каждой из разрешённых зон присваивается некоторое цифровое значение и выбранной системы счисления.

При современном уровне развития электроники компромисс между желаемым и возможным реализован на двоичном представлении цифровой информации, причём не потому что это оптимально, а потому что по - другому не получается. При двоичном представлении выделяют две разрешённых зоны, одну запрещённую зону и две дополнительные зоны – зоны допустимых помех.

Типичная форма аналогового сигнала, принимаемого за дискретный сигнал, представлена на рис. 2.3:




Рис. 2.3. Типичная форма аналогового сигнала, принимаемого за дискретный

На рис.2.3 обозначено: U_1 – величина питающего напряжения, равная максимальному значению высокого уровня напряжения; U_2 – минимальное значение высокого уровня напряжения; U_3 – максимальное значение порогового уровня напряжения; U_4 – среднее значение порогового уровня напряжения; U_5 – минимальное значение порогового уровня напряжения; U_6 – максимальное значение низкого уровня напряжения; U_7 – нулевой уровень питающего напряжения, равный минимальному значению низкого уровня напряжения.

Если зона высоких уровней напряжения принимается за логическую 1, а зона низких уровней напряжения – за логический 0, то это соответствует международному соглашению о позитивной (или положительной) логике. В противном случае принимается соглашение о негативной (или отрицательной) логике.

Скорость нарастания фронта и среза аналогового сигнала при прохождении запрещённой зоны (зоны пороговых уровней напряжения) должна превышать некоторую заданную величину, значение которой однозначно связано с быстродействием электронной схемы, реализующей преобразование такого сигнала. В противном случае возможно возникновение помех.

Различают статическую и динамическую помехоустойчивость цифровых элементов.

При определении статической помехоустойчивости не учитываются временные параметры помехи, т.е. время действия помехи считают существенно превышающим время переключения цифрового элемента.

Если длительность действия помехи сравнима с временем переключения цифрового элемента, то это динамическая помехоустойчивость.

Для оценки свойств различных логических элементов служат статические и динамические параметры.

Статические параметры определяются по статическим характеристикам. Наиболее важной из них является *передаточная характеристика* $U_{\text{вых}}=f(U_{\text{вх}})$, представляющая собой зависимость напряжения $U_{\text{вых}}$ на выходе логического элемента при изменении напряжения $U_{\text{вх}}$ на одном из его входов и при постоянстве на других его входах уровня логического 0 или 1. Такая характеристика для инвертирующего логического элемента изображена на рис.2.3 и позволяет определить следующие параметры при номинальном питающем напряжении $U_{\text{пит}}$ (для ИМС 155 серии $U_{\text{пит}} = +5$ в):

$U_{\text{мин}}^1$ — минимальный уровень напряжения логической 1;

$U_{\text{мак}}^1$ — максимальный уровень напряжения логической 1;

$U_{\text{мин}}^0$ — минимальный уровень напряжения логического 0;

$U_{\text{мак}}^0$ — максимальный уровень напряжения логического 0;

$U_{\text{л}}$ — минимальный уровень напряжения логического перепада: $U_{\text{л}} = U_{\text{мин}}^1 - U_{\text{мак}}^0$;

$U_{\text{пор}}^1, U_{\text{пор}}^0$ — пороговые уровни входных напряжений поддержания логической 1 и 0. При $U_{\text{вх}} < U_{\text{пор}}^1$ элемент находится в состоянии логической 1 ($U_{\text{вых}} = U^1$), при $U_{\text{вх}} > U_{\text{пор}}^0$ — в состоянии логического 0 ($U_{\text{вых}} = U^0$).

го элемента при постоянных напряжениях на остальных. На рис.2.5а изображена входная характеристика логического элемента транзисторно-транзисторной логики.

По входным характеристикам определяют входные токи логических элементов для состояния логического 0 ($I_{вх}^0 \approx I_{пор}^0$) и логической 1 ($I_{вх}^1 \approx I_{пор}^1$).

Выходная характеристика $U_{вых} = f(I_{вых})$ - это зависимость выходного напряжения $U_{вых}$ от выходного тока $I_{вых}$ при заданных постоянных напряжениях на входах.

Существует две разновидности выходных характеристик:

$U_{вых}^0 = f(I_{вых}^0)$ — для состояния логического 0;

$U_{вых}^1 = f(I_{вых}^1)$ — для состояния логической 1, где ток $I_{вых}^0$ втекает в логический элемент, а ток $I_{вых}^1$ вытекает из него.

Типичный вид выходных характеристик показан на рис. 2.5б. С их помощью определяются максимально допустимые значения выходных токов: $I_{вых макс}^0$; $I_{вых макс}^1$.

Если нагрузкой служат идентичные логические элементы с входными токами $I_{вх}^1$, $I_{вх}^0$, то максимальное число подключенных к выходу логических элементов не должно превышать $N^0 < I_{вых макс}^0 / I_{вх}^0$; $N^1 < I_{вых макс}^1 / I_{вх}^1$.

Наименьшее из полученных чисел называют *коэффициентом разветвления на выходе*: $N = \min(N^0, N^1)$, который характеризует нагрузочную способность логического элемента.

Наклон выходной характеристики определяет выходное сопротивление логического элемента.

Важным параметром логических элементов является также *коэффициент объединения по входу (M)*, определяющий число его входов. Данная величина может достигать значения 6...8.

Мощность и ток, потребляемые логическим элементом от источника питания E , зависят от его состояния. Обычно пользуются значением средней статической потребляемой мощности $P_{ср} = E(I_E^0 + I_E^1)/2$, где I_E^0, I_E^1 — токи в состоянии логического 0 и логической 1.




Рис. 2.5. Входная (а) и выходная (б) характеристики логического элемента

Динамические параметры. Время задержки переключения при прохождении сигналов через логические элементы, характеризующее их быстродействие, можно определить с помощью переходных характеристик (рис.2.6) по смещению среднего уровня $U_{ср}$ входного и выходного напряжений. Для оценки быстродействия часто пользуются средним временем задержки

$$t_{ср} = (t^{10} + t^{01}) / 2$$

где t^{10}, t^{01} — время задержки переключения при переходе напряжения на выходе логического элемента от U^1 к U^0 и от U^0 к U^1 . Оно определяет среднее время выполнения одной логической операции или инерционность логического элемента.




Рис. 2.6. Переходная характеристика инвертора

Важными динамическими параметрами логических элементов являются также длительности фронта t^{Φ} и среза t^{Ψ} формируемых выходных сигналов. Величины этих параметров измеряются на уровнях $0.1 U_{\text{вых}}^1$ и $0.9 U_{\text{вых}}^1$.

Другой способ определения $t_{\text{ср}}$ основан на измерении периода колебаний, возбуждаемых в кольцевом генераторе. Кольцевой генератор представляет собой замкнутую цепь с нечетным числом K инверторов (рис.2.7). Если на вход первого инвертора воздействует напряжение U^0 логического нуля, то на выходе K -го инвертора через некоторое время появляется напряжение U^1 логической единицы и первый инвертор переключается в другое состояние. За один период T колебаний инвертор переключается дважды, поэтому среднее время задержки $t_{\text{ср}} = T/2K$

Для получения колебаний в виде прямоугольных импульсов число инверторов выбирают равным 5-9. Этот способ определения $t_{\text{ср}}$ часто используют на практике.




Рис. 2.7. Схема кольцевого генератора

Задержка переключений логических элементов обусловлена паразитными емкостями (C) транзисторных структур. Уменьшение времени задержки связано с увеличением зарядных токов и, следовательно, потребляемой мощности. Поэтому для оценки качества схемотехнической и конструкторско-технологической реализации логических элементов используют параметр, называемый *работой переключения*: $A = P_{\text{ср}} t_{\text{ср}}$. При этом в среднюю мощность включают динамическую составляющую, обусловленную процессами переключений логического элемента. Известно, что при резком изменении напря-

жения на конденсаторе через него протекает большой ток. Во время переключения логического элемента токи паразитных емкостей создают дополнительные потери мощности. Динамическая составляющая средней мощности зависит от частоты переключений и может в несколько раз превышать среднюю мощность статического режима.

Основные характеристики логических элементов 155 серии представлены ниже.

2.2. Основные электрические характеристики

- напряжение питания, В	5±5%
- типовое значение статической потребляемой мощности на один логический элемент, мВт/вентиль	10
- типовое время задержки распространения при ёмкостной нагрузке, нс	10
- максимальное напряжение статической помехи, В	0,4
- выходное напряжение “лог. 0”, В, не более	0,4
- выходное напряжение “лог. 1”, В, не менее	2,4

2.3. Условия эксплуатации

- температура окружающей среды	от -10°C до +70°C
- относительная влажность 98% при температуре ¹	+25°C
- линейные нагрузки с ускорением до	50g
- вибрационные нагрузки в диапазоне частот 1...2000 Гц с ускорением до	10g
- многократные удары с ускорением до	40g
- одиночные удары с ускорением до	150g
- атмосферное давление	от 5 мм рт.ст. + 3атм.
- смена крайних значений предельно-допустимых температур	от -10°C до +70°C

¹ При условии защиты корпусов влагостойким покрытием.

2.4. Предельно-допустимые эксплуатационные условия и режимы

Наименование параметра	Норма	Примечание
- кратковременное максимальное напряжение питания, В, не более	7	Время воздействия не более 5 мс
- максимальное напряжение на выходе закрытой схемы, В, не более	5,5	
- минимальное напряжение на входе схемы, В, не менее	-0,4	
- максимальный вытекающий ток, мА, не более (при отрицательном напряжении на входе 0,4 В)	2	
- предельно-допустимая температура кристалла T_k , °С, не более	120	
- максимальная ёмкость нагрузки, пФ, не более	200	кроме КИЛБ557, КИЛБ558
- тепловое сопротивление кристалл-корпус $R_{кр-к}$, град/Вт, не более	75	
- максимальное напряжение питания, В, не более	6	при этом эксплуатационные параметры не гарантируются

2.5. Указания по применению и эксплуатации микросхем

1. Исходными данными для выбора типа микросхем, режимов и условий их эксплуатации при проектировании РЭА являются:

- норма электрических параметров;
- величины наработки и срок сохраняемости;
- предельные значения допустимых условий эксплуатации;
- типовые характеристики, определяющие зависимости электрических параметров от режимов и условий эксплуатации.

2. При применении, монтаже и эксплуатации микросхем следует руководствоваться указаниями, приведёнными в разделе 5 ГОСТ 18725-73.

3. Режим работы микросхем в составе аппаратуры не должен превышать режимов и условий эксплуатации, приведённых в справочных данных.

4. Запрещается подведение каких-либо электрических сигналов (в том числе шин “питание”, “земля”) к выводам микросхем, не используемых согласно принципиальной схеме микросхемы.

5. При ремонте аппаратуры замену микросхем необходимо производить при отключенных источниках питания.

6. Микросхемы используются в облегченных условиях и режимах работы по сравнению с номинальными. Работа микросхем в предельно-допустимых условиях и режимах должна быть исключена как в процессе изготовления, настройки, испытаниях аппаратуры, так и в процессе её эксплуатации.

7. При эксплуатации микросхем рекомендуется принимать меры, обеспечивающие минимальную температуру нагрева и защиту от воздействия климатических факторов. Такими мерами являются: улучшение вентиляции, рациональное размещение микросхем в блоках, применение теплоотводящих панелей и экранов, залива компаундами.

8. Не допускается воздействие на микросхемы электростатических разрядов.

9. Свободные входы могут быть подключены к источнику постоянного напряжения $5\text{В} \pm 5\%$ через резистор 1ком или к источнику постоянного напряжения $4,5\text{В} \pm 5\%$. К одному резистору допускается подключение до 20 свободных входов.

2.6. Принцип работы логического элемента “4И-НЕ”

На рис. 2.8 приведена схема базового логического элемента “4И-НЕ”. Схема состоит из входной цепи (многоэмиттерного транзистора Т1, резистора R1 и диодов Д1, Д2, Д3, Д4), промежуточного каскада (транзистора Т2, резистора R3), эмиттерного повторителя (транзистора Т4, резистора R4 в диода Д5), выходного инвертора (транзистор Т5) и корректирующей цепочки (R4, R2, Т3).

Принцип действия схемы заключается в осуществлении логического умножения входных сигналов высокого уровня и получения на выходе схемы операции "И-НЕ". Принцип действия заключается в следующем: при низком входном напряжении (напряжение "ЛОГ.0") переход многоэмиттерного транзистора Т1 смещён в прямом направлении. При этом, транзистор Т1 находится в насыщении, транзисторы Т2 и Т5 находятся в области отсечки, а транзистор Т4 - в активной области. В этом случае на выходе микросхемы получается высокое напряжение, соответствующее напряжению “лог.1”. Когда входное напряжение нарастает до величины, равной падению напряжения на открытом диоде (переход Б-К транзистора Т1), транзистор Т2 переходит в активную область, однако транзистор Т5 продолжает оставаться в области отсечки, т.к. коэффициент усиления по напряжению транзистора Т2 в этой области равен единице. Это связано с тем, что сопротивления эмиттерного и коллекторного резисторов транзистора Т2 одинаковы.

Когда входное напряжение достигает величины, равной удвоенному падению напряжения на открытом диоде, коэффициент усиления каскада на транзисторе Т2 возрастает и транзистор Т5 включается. Последнее объясняется тем, что при переходе транзистора Т5 в активную область резко уменьшается сопротивление в эмиттерной цепи транзистора Т2, т.к. входное сопротивление транзистора Т5 представляет собой эмиттерную нагрузку транзистора Т2. При этом транзисторы Т2, Т4, Т5 работают в активной области.

При дальнейшем увеличении входного напряжения транзистор Т5 входит в насыщение, однако транзисторы Т2 и Т4 продолжают ещё находиться в активной области.

Резистор R5 ограничивает коллекторный ток транзисторов Т4 и Т5. При этом, потенциал на эмиттере транзистора Т2 равен падению напряжения на открытом диоде, а потенциал на его коллекторе составляет величину, равную удвоенному падению напряжения на открытом диоде ($U_{об}$ транзисторов Т4 и $U_{д}$). Эта разность потенциалов и удерживает транзистор Т2 в активной области.

Дальнейший рост входного напряжения до значения соответствующего “лог. 1” приводит к такому снижению потенциала коллектора транзистора Т2, что начинает запирается транзистор Т4, транзисторы Т2 и Т5 переходят в область насыщения, транзистор Т4 в область отсечки. При этом на выходе микросхемы получается низкое напряжение, соответствующее “лог. 0”.

Диоды Д1 - Д4 - антизвонные диоды, служащие для ограничения импульсов помехи отрицательной полярности при приёме информации с длинных передающих линий.

Наличие корректирующей щепочки и R4, R2, Т3 обеспечивает выравнивание передаточной характеристики схемы и улучшение её динамических параметров.




Рис.2.8. Схема базового логического элемента “4И-НЕ”

3. ЛАБОРАТОРНАЯ РАБОТА №3

ТЕМА: Схемотехника времязадающих (хронирующих) схем

ЦЕЛЬ РАБОТЫ: получение практических навыков по реализации вспомогательных элементов и узлов цифровых устройств.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: с помощью лабораторной установки «Схемотехника ЭВМ» практически реализовать и исследовать схемы «укорачивания» импульсов, «задержки» импульсов, одновибраторов, автоколебательных и ждущих генераторов, схему подавления дребезга механических контактов.

Схемы, подлежащие реализации и исследованию представлены на рис. 3.1; 3.2; 3.3; 3.5; 3.7; 3.10; 3.11; 3.13. В качестве входного сигнала использовать сигнал ТИ1.

3.1. Краткие теоретические сведения

При построении цифровых схем наряду с решением задач формального проектирования логических схем различного назначения возникают проблемы реализации функций, не описываемых логическими операциями [3,4]. К ним относятся проблемы построения различных формирователей импульсов (расширение, сужение, задержка), разнообразных генераторов прямоугольных импульсов (управляемых и неуправляемых), одновибраторов (ждущих мультивибраторов), вспомогательных схем (формирователей сигналов от механических контактов, формирователей стартовых сигналов включения питания и т. д.). В настоящее время существуют специальные (функциональные) микросхемы, предназначенные для реализации таких функций. Однако в практике инженера нередко приходится строить их и из логических элементов. Чаще всего схемной основой таких функциональных узлов являются хронирующие (времязадающие) схемы.

Термин «хронирующая схема» здесь означает электрическую схему (цепь), обеспечивающую заданную временную задержку формирования некоторого уровня напряжения относительно порогового уровня.

3.2. Хронирующие схемы

В простейшем случае в качестве хронирующей может выступать интегрирующая или дифференцирующая RC - цепь. Рис. 3.1 иллюстрирует основную идею такой цепи. Здесь при низком потенциале на входе емкость C разряжена, а на выходе инвертора высокий потенциал. Скачкообразное изменение входного потенциала (высокий уровень) вызывает заряд емкости и рост потенциала на входе инвертора. Если пренебречь его входными токами, то при напряжении на конденсаторе, большем порогового напряжения инвертора, произойдет переключение его выходного напряжения. Время задержки связано с постоянной времени $\tau = RC$. Аналогичные процессы происходят и в интегрирующей цепи (рис. 3.2).

Реальное воплощение этих схем не может быть получено без учета технических характеристик используемых элементов.

При этом должны учитываться:

- зависимость времени задержки и/или значений величин емкостей и сопротивлений используемых элементов от входных/выходных характеристик ЛЭ;
- зависимость времени задержки от технологических разбросов параметров элементов схем и температуры;
- конкретные значения амплитуд и знаков токов и напряжений в схемах с реактивными и пассивными элементами.

Учет первого обстоятельства чаще всего связан с конкретной величиной входного тока логического элемента. Так, использование МДП (КМДП) логики позволяет полностью пренебречь входными токами и выбирать значение RC исходя из допустимого выходного тока каскада источника входного

сигнала. Напомним, что величина этого тока в десятки — сотни раз больше величины входных токов.

Применение логических элементов с токовым управлением (например ТТЛ) накладывает более жесткие ограничения на максимально допустимую величину резистора RC цепи, исходя из величины входного тока.

Здесь $R < (U_{пор} - U_{ном} - U_{макс}^0) / I_{макс}$ и реально ограничивается величиной несколько кОм.




Рис. 3.1. Хронирующая схема на основе дифференцирующей RC-цепи, укорачивающая входной импульс




Рис. 3.2. Хронирующая схема на основе интегрирующей RC-цепи, задерживающая входной импульс

Второе обстоятельство ограничивает точность реализации заданного временного интервала и, естественно, функциональные возможности узла. Напомним, что параметры полупроводниковых приборов (вид вольт - амперной характеристики, коэффициент передачи по току) и пассивных элементов имеют существенный технологический разброс и ощутимую зависимость от температуры. Это означает, что наперед заданная точность реализации временного интервала может быть достигнута только при ограниченной скорости нараста-

ния напряжения на входе ЛЭ и, в свою очередь, ограниченных номинальных значениях параметров пассивных элементов.

Отмеченные особенности реализации простейших хронизирующих цепей побудили разработчиков использовать более сложные включения пассивных элементов - чаще всего в цепь обратной связи (ОС) логического элемента (особенно при реализации схем автоколебательных генераторов).

Третье обстоятельство, определяющее специфику реального воплощения хронизирующих схем, обычно устраняется введением в схему шунтирующих диодов – диодов, предотвращающих воздействие на активные приборы ЛЭ опасных (нережимных) токов и напряжений (обычно обратной полярности).

3.3. Формирователи импульсов

Под формирователем импульсов обычно понимают достаточно широкий круг различных цифровых или аналоговых устройств, преобразующих входные сигналы с целью получения импульсов (потенциалов) с заданными временными и/или амплитудными параметрами.

Схемно формирователи можно разделить на две группы: последовательные и регенеративные. Первые формируют требуемый сигнал во время его действия. Вторые — используют специальные схемы (одновибраторы), запускаемые внешним (стартовым) сигналом.

Функционально формирователи импульсов более разнообразны. Различают:

- схемы нормализации (увеличения крутизны) фронта и среза (спада);
- схемы “укорачивания” импульса; схемы задержки импульса;
- схемы “расширения” импульса;
- прочие (формирование последовательности импульсов, изменение формы импульса и т. д.).

3.4. Схемы нормализации импульсов

Задача нормализации импульсов возникает в том случае, когда длительность фронта (или спада) импульса достаточно велика и может привести к существенным нарушениям во временной последовательности сигналов при функционировании логического устройства.

В простейшем случае при не очень пологих фронтах сигналов (для ТТЛ — 50—200 нс) можно обойтись двумя - тремя последовательно включенными одноходовыми ЛЭ, помня о том, что логические элементы обладают пороговыми свойствами и достаточно большим коэффициентом усиления по напряжению. При более пологих фронтах используют специальные схемы — триггеры Шмитта, имеющих строго фиксированное пороговое напряжение, большой коэффициент усиления и малую протяженность линейного участка на передаточной характеристике.

3.5. Схемы “укорачивания” импульса

Эти схемы обычно используют хранирующие цепи на основе дифференцирующей цепи. На рис. 3.3 приведен вариант такой схемы. Диод предотвращает воздействие отрицательных напряжений, формирующихся в точке а при перезаряде емкости C , на вход логического элемента. Длительность выходного импульса при использовании схем МДП (КМДП) определяется соотношением

$$t_u = RC \cdot \ln(E_n / (E_n - U_0)) \quad (3.1)$$

если $U_0 = 0.5 \cdot E_n$, то $t_u = RC \cdot \ln 2 \approx 0.7 \cdot RC$




Рис. 3.3. Простейшая схема укорачивания входного импульса

При использовании ТТЛ величины зарядных/разрядных токов будут определяться не только величинами входных напряжений для хронизирующей схемы, но и выходными сопротивлениями предыдущего каскада. Тогда:

$$t_u \approx (R^* + R) \cdot C \cdot \ln(4R/1.5(R^* + R)) \quad (3.2)$$

где R^* - ограничительное сопротивление в выходном каскаде ТТЛ. В реальных схемах R^* обычно 150-200 Ом, а $500 < R < 2500$ Ом.

На рис.3.4 приведен еще один вариант схемы с дифференцирующей цепочкой. Здесь резистор в цепи ОС логического элемента установлен с тем, чтобы определить входной потенциал ЛЭ в статике. При высоком потенциале на входе ОС обеспечивает формирование низкого потенциала на выходе первого ЛЭ схемы и емкость при этом разряжена (потенциалы на электродах конденсатора одинаковы). Если на входе устанавливается низкий потенциал, то начинается заряд емкости через резистор ОС от выходного каскада ЛЭ. После того как емкость зарядится до напряжения, большего порогового напряжения первого элемента, на его выходе устанавливается низкий потенциал. Второй логический элемент в этой схеме выполняет функции порогового. При использовании схем ТТЛ величина R обычно более 7 кОм, а C более 100 пФ.




Рис. 3.4. Вариант схемы укорачивания входного импульса

3.6. Схемы задержки импульса

Чаще всего такие схемы строятся на основе интегрирующих RC—цепочек. Рис. 3.5 иллюстрирует типичную конфигурацию схемы задержки. Применительно к КМДП логическим элементам время задержки будет определяться выражением

$$t_u = RC \cdot \ln 2 \approx 0.7 \cdot RC \quad (3.3)$$




Рис. 3.5. Схема задержки импульса

В этой схеме постоянные времени заряда и разряда примерно одинаковы что, собственно, и определяет временную задержку импульса. Если эти постоянные существенно разные, то можно реализовать схему расширения импульсов. На рис. 3.6 приведен вариант такой схемы.




Рис. 3.6. Вариант схемы задержки импульса

3.7. Одновибраторы

Под одновибратором (ждущим мультивибратором) подразумевается электронный узел, способный находится в заторможенном состоянии сколь угодно долгое время и формирующий импульсный сигнал заданной длительности при воздействии на вход стартового импульса (перепада напряжений).

Одновибраторы могут быть реализованы на основе компараторов, как частный случай мультивибратора (автоколебательного генератора). Логический элемент также можно рассматривать как компаратор (с точки зрения аналоговой электроники весьма плохой) входного и порогового напряжений. А это означает, что вполне возможна реализация одновибратора и на ЛЭ. Но логический элемент, в отличие от компаратора, обладает пороговым напряжением и фиксированным перепадом логических уровней, что позволяет упростить схему. Фактически одновибратор в этом случае представляет собой формирователь импульса с дифференцирующей RC цепью, охваченный положительной ОС (рис. 3.7,3.8).

В исходном состоянии на входах схемы "И - НЕ" существуют два высоких потенциала (выходной инвертор DD2 в статике имеет на входе низкий потенциал, если величина резистора R выбрана в соответствии со сформулированными выше требованиями). Конденсатор разряжен. При поступлении на вход низкого потенциала DD1 переключается, начинается заряд емкости, ток заряда емкости обеспечивает на резисторе R падение напряжения, достаточное для удержания на выходе DD2 низкого потенциала даже после окончания входного сигнала.




Рис.3.7. Схема одновибратора на логических элементах

После того, как ток заряда емкости прекратится, DD2 сформирует на выходе высокий потенциал и схема перейдет в состояние ожидания нового входного импульса.




Рис. 3.8. Вариант одновибратора на элементах ТТЛ

3.8. Автоколебательные генераторы прямоугольных импульсов

Автоколебательные генераторы прямоугольных импульсов в цифровой электронике используются практически в каждом сколь-нибудь серьезном устройстве. Их схемной основой, в простейшем случае, является кольцевая схема с хронизирующими RC цепями (мультивибратор).




Рис. 3.9. Простейший (кольцевой) генератор прямоугольных импульсов

Последовательное (кольцевое) включение двух RC-цепей (рис. 3.9), при котором реализуется положительная ОС, сопровождается последовательной инициацией задержек в цепях и, следовательно, генерацией последовательности прямоугольных импульсов. Период колебаний и длительность импульса определяется постоянными времени RC-цепей. Простейший мультивибратор изображен на рис. 3.9. В практике такие схемы не используются из-за низкой стабильности частоты генерируемых колебаний.

Широкое применение нашли мультивибраторы с одной хранирующей емкостью в цепи ОС. Простейший из генераторов такого типа приведен на рис. 3.10.




Рис. 3.10. Простейший генератор с одной хранирующей цепью

В одновибраторе резистор R фиксирует низкий потенциал входа DD1 чем обеспечивается его заторможенное состояние. При включении питания потенциалы на входе DD1 и выходе DD2 одинаковы и низкие (конденсатор разряжен). Потенциал в точке **a** высокий, что обуславливает начало процесса заряда конденсатора C. В этом случае RC представляет собой хранирующую цепь, питаемую сигналом с выхода DD1 и формирующую управляющий сигнал на вход DD1. Когда напряжение на входе DD1 превысит пороговое напряжение, DD1 переключится и сформирует на своем выходе низкий потенциал, определяющий, в свою очередь, высокий потенциал на выходе DD2. Сформированы условия для разряда хранирующего конденсатора. Знак потенциала на выходе DD1 будет отрица-

тельным. Длительности времен заряда и разряда хранирующего конденсатора при использовании КМДП:

$$t_z = -RC \cdot \ln(U_0 / (E_n + U_0))$$

и

$$t_{раз} = -RC \cdot \ln((E_n - U_0) / (E_n + U_0))$$

Для схем ТТЛ необходимо учесть величину выходного сопротивления ЛЭ. Конкретные значения R и C обычно находятся в следующих интервалах.

для МДП (КМДП) - $20 \text{ кОм} < R < 3\text{-}5 \text{ МОм}$.

$100 \text{ пФ} < C < 0,5 \text{ мФ}$.

для ТТЛ (ТТЛШ) - величина резистора обычно не изменяется и равна $300 - 500 \text{ Ом}$.

Зачастую при построении схем автоколебательных генераторов необходимо обеспечить управление его запуском/остановом. Удобно при этом использовать логические возможности элементов генератора. На рис. 3.11 приведена схема управляемого генератора.




Рис. 3.11. Управляемый (старт – стопный) генератор прямоугольных импульсов

Для того, чтобы продемонстрировать возможности модификации схем генераторов с целью расширения их функциональных возможностей, приведем еще одну схему, в которой

частота генерации определяется величиной внешнего управляющего напряжения (рис. 3.12).

В этой схеме скорость изменения напряжения на входе DD1 определяется не только постоянной времени RC-цепи, но и цепи $R_y C_y$. При этом увеличение напряжения $U_{упр}$ приводит к росту частоты генерируемого сигнала, а уменьшение — наоборот. Существуют, конечно, и другие разновидности подобных схем - здесь приведена простейшая.




Рис. 3.12. Генератор прямоугольных импульсов с управляемой частотой следования импульсов

Реализация схем генераторов на ТТЛ имеет некоторые особенности. Такие схемы отличаются в основном величинами номинальных значений пассивных элементов из—за достаточно больших и переменных при различных входных напряжениях входных токов. Здесь, как и в других схемах с хронизирующими цепями, сопротивления внешних резисторов не должны превышать определенных значения, чтобы падение напряжения на них за счет входного тока не достигало порогового напряжения (с учетом запирающей помехи). Это приводит и к ограничению величины C , а значит, и частоты генерации снизу. Это привело к появлению достаточно большого числа альтернативных схем генераторов на ТТЛ. Примером могут служить схемы генераторов на трех инверторах с двумя ОС (рис. 3.13а) и генератора на двух инверторах с тремя ОС (рис. 3.13б).




Рис. 3.13. Варианты генераторов прямоугольных импульсов
а) на трех инверторах; б) с тремя ОС

В качестве генераторов можно использовать триггерные схемы с емкостными ОС (триггер тоже кольцевая схема). Типичный пример такого генератора приведен на рис. 3.14. Использование триггерных схем позволяет уменьшить количество внешних связей и увеличить стабильность частоты. Частота генерации задается постоянной времени цепи RC.




Рис. 3.14. Генератор прямоугольных импульсов на D триггере

3.9. Автогенераторы с кварцевым резонатором

При реализации цифровых устройств очень важно обеспечить высокую стабильность частоты генератора, т.е. способность сохранять частоту генерации неизменной при изменении температуры, напряжения питания и/или других параметров схемы. Обычные автоколебательные генераторы обладают достаточно низкой стабильностью $(f_1 - f_0)/f_0$, - где f_1 и f_0 начальное и конечное значение частоты генерации при изменении, например, температуры. Общеупотребительным способом повышения стабильности частоты является использование кварцевых резонаторов. Кварцевые резонаторы могут включаться как и колебательные LC - контуры, в схемы с использованием параллельного или последовательного резонансов (рис. 3.15 а и б соответственно).




Рис. 3.15. Обобщенные схемы кварцевых генераторов прямоугольных импульсов:

- а) схема использующая параллельный резонанс;
- б) схема использующая последовательный резонанс

Практические схемы генераторов базируются на одной из приведенных выше схем с учетом конкретных требований входных/выходных цепей. Так на рис. 3.16 приведена схема

генератора, который может быть реализован на МДП/КМДП (параллельный резонанс), а на рис. 3.17 схема с использованием последовательного резонанса и ТТЛ.




Рис. 3.16. Схема кварцевого генератора, обычно реализуемого на элементах МДП (КМДП)




Рис. 3.17. Схема кварцевого генератора, обычно реализуемого на элементах ТТЛ

Особенностью кварцевых генераторов является работа усилительных (цифровых) элементов в линейном режиме, что определяется использованием резистивной ОС. Частоты, генерируемые схемами, задаются параметрами кварцевого резонатора и в значительно меньшей степени параметрами остальных элементов схемы.

4. ЛАБОРАТОРНАЯ РАБОТА №4

ТЕМА: Риски сбоя в комбинационных схемах.

ЦЕЛЬ РАБОТЫ: Изучение причин возникновения рисков сбоя в комбинационных схемах и получение практических навыков по прогнозированию их возникновения и борьбы с ними.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Исследовать схемотехнику микросхемы 155 ИД 4 на предмет возможных возникновений рисков сбоя. С помощью теоретически построенной временной диаграммы спрогнозировать моменты возникновения рисков сбоя. Исследовать с помощью лабораторной установки «Схемотехника ЭВМ» микросхему 155 ИД 4 и убедиться в правильности (или ложности) своего прогноза. В случае расхождения теоретических построений и результатов экспериментов уточнить свои теоретические знания и устранить возникшие противоречия.

В качестве входных сигналов для микросхемы 155 ИД 4 использовать сигналы D0...D3. Предложить способ стробирования выходов дешифратора.

4.1. Краткие теоретические сведения

Задержки в элементах логической схемы и межсоединениях ограничивают быстродействие схемы и могут явиться причиной появления на выходе комбинационной схемы кратковременных ложных сигналов, называемых рисками сбоя. Различают статические и динамические риски сбоя [4,5].

Статический риск сбоя возникает, когда состояние выхода по логике работы схемы должно оставаться неизменным, но происходит его кратковременное изменение (рис. 4.1, 4.2). Кратковременное изменение состояния выхода типа 1 – 0 – 1 называется статическим 1- риском сбоя, а кратковременное изменение состояния выхода типа 0 – 1 – 0 – статическим 0-риском сбоя. Возможность появления в проектируемой схеме

ложных переходов типа 1 – 0 – 1 или 0 – 1 – 0 может быть обнаружена на этапе минимизации логической функции.




Рис. 4.1. Статический 1-риска сбоя :
 а) на элементе ИЛИ; б) на элементе И-НЕ





Рис. 4.2. Статический 0 - риска сбоя:
 а) на элементе И; б) – на элементе ИЛИ-НЕ

Пример 1. Функция $Y = f(A, B, C)$ задана на карте Карно. Спроектировать схему, реализующую функцию Y .



$$Y = (A \vee C) \cdot (\bar{A} \vee B)$$

Решение. Выполнив склеивание указанных на карте ячеек, получим функцию Y в форме КНФ.

$$Y = (A \vee C) \cdot (\bar{A} \vee B) \quad (4.1)$$

Из анализа выражения (4.1) видим, что если $B = C = 0$, то $Y = A \cdot \bar{A}$. Выражение $Y = A \cdot \bar{A}$ является условием появления в схеме 0-риска сбоя, что подтверждается временной диаграммой работы (рис.4.3 б) синтезированной логической схемы (рис.4.3 б), реализующей логическую функцию (4.1).




Рис. 4.3. Логическая схема а), синтезированная в соответствии с (4.1), и временная диаграмма её работы б)

Чтобы спроектировать логическую схему, гарантированную от появления в ней статического 0-риска сбоя, необходимо при минимизации исходной функции склеивать все соседние группы ячеек, как это показано на рисунке.

		BC			
		00	01	11	10
A	0	0			0
	1	0	0		

$$Y = (A \vee C) \cdot (\bar{A} \vee B) \cdot (B \vee C) \quad (4.2)$$

В результате появляется дополнительный сомножитель $(B \vee C)$ в ранее полученной КНФ вида (4.1), что не приводит к изменению значений функции, но гарантирует от появления 0-риска сбоя. Действительно, при $B = C = 0$ получим:

$$Y = (A \vee C) \cdot (\bar{A} \vee B) \cdot (B \vee C) = A \cdot \bar{A} \cdot 0 = 0$$

Таким образом, в синтезированной по (4.2) логической схеме отсутствуют 0-риска сбоя.

Пример 2. Функция $Y = F(A, B, C)$ задана на карте Карно. Спроектировать схему, реализующую функцию Y .

		BC			
		00	01	11	10
A	0		1	1	
	1			1	1

$$Y = A \cdot B \vee \bar{A} \cdot C$$

Решение. Выполнив минимизацию исходной функции, получим ДНФ вида

$$Y = A \cdot B \vee \bar{A} \cdot C \quad (4.3)$$

Подставив в (4.3) значения $B = C = 1$, получим $Y = A \vee \bar{A}$. Это выражение является условием появления статического 1-риска сбоя. Рисунки, приведённые ниже, иллюстрируют обнаружение в синтезированной схеме статического 1-риска сбоя.





Рис. 4.4. Логическая схема а), синтезированная в соответствии с (4.3), и временная диаграмма её работы б)

Для его устранения необходимо провести минимизацию исходной функции, как показано на рисунке.



$$Y = A \cdot B \vee \bar{A} \cdot C \vee B \cdot C$$

В результате получим

$$Y = A \cdot B \vee \bar{A} \cdot C \vee B \cdot C \quad (4.4)$$

Таким образом, в синтезированной по (4.4) логической схеме отсутствуют 1-риска сбоя.

Динамический риск сбоя возникает в тех случаях, когда состояние выхода по логике работы схемы должно измениться на противоположное, однако вместо однократного перехода с одного уровня на другой происходят многократные переходы (0 – 1 – 0 – 1 вместо 0 – 1; 1 – 0 – 1 – 0 вместо 1 – 0). Такие ситуации могут появиться в многоходовых схемах, где сигналы проходят по трём и более путям и каждый путь имеет различные задержки распространения.

Наиболее эффективным и часто используемым способом предотвращения рисков сбоя является стробирование выходных сигналов комбинационных схем.

4.2. Справочный материал к микросхеме 155 ИД 4




Рис. 4.5. Условное графическое обозначение микросхемы 155 ИД




Рис. 4.6. Схема электрическая функциональная микросхемы 155 ИД 4

Таблица истинности микросхемы 155 ИД 4

ВХОДЫ				ВЫХОДЫ			
D0	D1	$\overline{\text{Sea1}}$	Sea2	A0	A1	A2	A3
x	x	1	x	1	1	1	1
0	0	0	1	0	1	1	1
0	1	0	1	1	0	1	1
1	0	0	1	1	1	0	1
1	1	0	1	1	1	1	0
x	x	x	0	1	1	1	1

ВХОДЫ				ВЫХОДЫ			
D0	D1	$\overline{\text{Seb1}}$	$\overline{\text{Seb2}}$	B0	B1	B2	B3
x	x	1	x	1	1	1	1
0	0	0	0	0	1	1	1
0	1	0	0	1	0	1	1
1	0	0	0	1	1	0	1
1	1	0	0	1	1	1	0
x	x	x	1	1	1	1	1

5. ЛАБОРАТОРНАЯ РАБОТА № 5

ТЕМА: Реализация на интегральных микросхемах комбинационного устройства

ЦЕЛЬ РАБОТЫ: Получение практических навыков по реализации на интегральных микросхемах и проверке правильности функционирования комбинационных устройств.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Требуется синтезировать и реализовать на интегральных микросхемах комбинационное устройство, реализующее логическую функцию $F(a,b,c,d)$. Структурная схема синтезируемого автомата на уровне «черного ящика» представлена на рис. 5.1.



Рис. 5.1. Представление комбинационного устройства на уровне «черного ящика»

Функционирование автомата задаётся преподавателем в виде таблицы истинности, например, следующей:

a	b	c	d	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	*
0	1	1	1	1
1	0	0	0	0
1	0	0	1	*
1	0	1	0	*
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

Разрешается использовать микросхемы 155 серии малой и средней степени интеграции, но только тех, модели которых имеются в пакете схемотехнического моделирования EWB 5.X. Зарубежным аналогом 155 серии является серия SN 74.

Проверку правильности функционирования разработанного комбинационного устройства проводить средствами пакета схемотехнического моделирования EWB 5.X как на уровне схемы электрической функциональной, так и на уровне схемы электрической принципиальной.

В отчете по данной лабораторной работе все представленные электрические схемы разработанного комбинационного устройства должны быть оформлены в соответствии с действующими стандартами:

ГОСТ 2.701 – 84 ЕСКД. Схемы. Виды и типы. Общие требования.

ГОСТ 2.708 – 81 ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники.

ГОСТ 2.743 – 91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники.

5.1. Краткие теоретические сведения

Практической реализации комбинационных устройств предшествует формальный синтез некоторой первоначальной схемы электрической функциональной (СЭФ). Разработка СЭФ включает: рациональное доопределение логической функции (для частично определенной функции); представление логической функции в аналитическом виде (СДНФ, СКНФ, ДНФ, КНФ и т.п.); тождественные формальные преобразования полученного аналитического описания с целью наиболее рациональной практической реализации заданного устройства.

Под рациональной схемой электрической принципиальной (СЭП) следует понимать такую схему, которая реализует заданную логическую функцию наименьшим количеством ин-

тегральных микросхем и с более простой схемой соединений между микросхемами. При этом необходимо стремиться к тому, что бы количество разновидностей используемых микросхем было бы минимально возможным.

Исходя из понятия «рациональной СЭП» становится ясно, что задача разработки СЭП плохо формализуема, и, по сути, является многокритериальной задачей с противоречивыми целями. Такого рода задачи решаются комбинированием формальных методов и эвристических методов, которые приобретаются разработчиком цифровой аппаратуры на основе практического опыта.

Наиболее общими эвристическими методами являются следующие:

- необходимо очень хорошо знать номенклатуру серии интегральных микросхем, на которых предполагается практическая реализация комбинационного устройства (КУ);

- при реализации КУ на микросхемах малой степени интеграции может быть целесообразно преобразовать исходное аналитическое выражение к логическому базису И-НЕ или ИЛИ-НЕ;

- при реализации КУ на микросхемах малой степени интеграции может быть целесообразно использовать комбинированные логические микросхемы типа ЛР и/или микросхем с открытым коллектором, допускающим реализацию монтажного И;

- при использовании микросхем средней степени интеграции эффективно могут быть использованы полные дешифраторы (ИД) и/или мультиплексоры (КП) [2,4].

В ниже следующей таблице представлен перечень логических микросхем, разрешенных для использования и модели которых имеются в пакете схемотехнического моделирования EWB 5X.

5.2. Библиотека интегральных ТТЛ микросхем пакета схемотехнического моделирования Electronics Workbench 5.X

№	EWB	Отечественный аналог	
		Тип	Функциональное назначение
		ИД Дешифраторы	
8	74154	ИД 3	Дешифратор 4 → 16
9	74155	ИД 4	Сдвоенный дешифратор 2 → 4
10	74156	ИД 5	Сдвоенный дешифратор 2 → 4 с ОК
11	7442	ИД 6	Дешифратор 4 → 10
12	74138	ИД 7	Дешифратор 3 → 8
13	74145	ИД 10	Дешифратор 4 → 10 с ОК
14	74139	ИД 14	Два дешифратора 1 → 4
15	7445	ИД 24	Двоично-десятичный дешифратор с ОК
		КП Прочие коммутаторы и ключи (мультиплексоры)	
43	74150	КП 1	Селектор-мультиплексор 16→1 со строб.
44	74153	КП 2	2 селектора-мультиплексора 4 →1
45	74151	КП 7	Селектор-мультиплексор 8 →1 со строб.
46	74257	КП 11	4 двух.разр сел-мультипл.2→1 с 3 сост.
47	74253	КП 12	2 сел - мультиплексора 4 →1 с 3 сост.
48	74298	КП 13	4 двух.разр сел-мульти. 2→1 с памятью
49	74258	КП 14	4 двух.разр сел-мультипл.2→1 с 3 сост.
50	74251	КП 15	Сел - мультиплексор 8 →1 с 3 сост.
51	74157	КП 16	4 разрядный селектор-мультипл. 2 → 1
52	74353	КП 17	2 сел - мультиплексора 4 →1 с 3 сост.
53	74158	КП 18	4 разрядный селектор-мультипл. 2 → 1
54	74352	КП 19	2 сел - мультиплексора 4 →1

Продолжение таблицы

№	EWB	Отечественный аналог	
		Тип	Функциональное назначение
ЛА Логические элементы И–НЕ			
55	7420	ЛА 1	Два элемента 4И–НЕ
56	7430	ЛА 2	Элемент 8И–НЕ
57	7400	ЛА 3	Четыре элемента 2И–НЕ
58	7410	ЛА 4	Три элемента 3И–НЕ
59	7440	ЛА 6	Два элемента 4И–НЕ с пов. нагр. сп.
60	7422	ЛА 7	Два элемента 4И–НЕ с ОК
61	7403	ЛА 9	Два элемента И–НЕ с отк. коллект. (ОК)
62	7412	ЛА 10	Три элемента 3И–НЕ с ОК
63	7426	ЛА 11	Четыре высококов. элемента 2И–НЕ с ОК
64	7437	ЛА 12	Четыре элемента 2И–НЕ с пов. нагр. сп.
65	7438	ЛА 13	Четыре элемента 2И–НЕ с ОК
66	74134	ЛА 19	Элемент 12И–НЕ с тремя состояниями
ЛЕ Логические элементы ИЛИ–НЕ			
67	7402	ЛЕ 1	Четыре элемента 2И–НЕ
68	7425	ЛЕ 3	Два элемента 4ИЛИ–НЕ
69	7427	ЛЕ 4	Три элемента 3ИЛИ–НЕ
70	7428	ЛЕ 5	Четыре элемента 2ИЛИ–НЕ с ОК
№	EWB	Отечественный аналог	
		Тип	Функциональное назначение
ЛИ Логические элементы И			
71	7408	ЛИ 1	Четыре элемента 2И
72	7409	ЛИ 2	Четыре элемента 2И с ОК
73	7411	ЛИ 3	Три элемента 3И
74	7421	ЛИ 6	Два элемента 4И

№	EWB	Отечественный аналог	
		Тип	Функциональное назначение
ЛЛ		Логические элементы ИЛИ	
75	7432	ЛЛ 1	Четыре элемента 2ИЛИ
ЛН		Логические элементы НЕ	
76	7404	ЛН 1	Шесть элементов НЕ
77	7405	ЛН 2	Шесть элементов НЕ с ОК
78	7406	ЛН 3	Шесть высоковольт. элементов НЕ с ОК
79	7407	ЛН 4	Шесть повторителей с ОК

5.3. Условные графические обозначения микросхем и краткое описание их работы

ИД – дешифраторы




Рис.5.2




Рис.5.3




Рис.5.4




Рис.5.5




Рис.5.6




Рис.5.7




Рис.5.8

Микросхема ИДЗ. В зависимости от двоичного кода, поступающего на входы «1» ... «8», на соответствующем выходе действует сигнал уровня «0» при условии, что «0» действует на обоих входах разрешения SE1 и SE2. Дешифратор ИДЗ может также использоваться в качестве демультиплексора (селектора) 1—16. В этом случае один из входов SE используется для приема данных, а входы «1»... «8» — в качестве адресных.

Микросхема ИД6 — преобразователь двоичного кода в десятичный (позиционный). Если десятичный эквивалент двоичного кода превышает 9 — на всех выходах уровень «1».

Микросхема ИД7 имеет трехходовой логический элемент разрешения, управляемый разнополярными сигналами, что позволяет, соединив параллельно три ИС, получить дешифратор с 24-мя выходами, а используя четыре микросхемы ИД7 и дополнительный инвертор, дешифратор 5—32.

КП – прочие коммутаторы и ключи (мультиплексоры)




Рис.5.9




Рис.5.10




Рис.5.11




Рис.5.12




Рис.5.13




Рис.5.14




Рис.5.15




Рис.5.16




Рис.5.17




Рис.5.18




Рис.5.19




Рис.5.20

Микросхема КП2 – два 4-канальных стробируемых мультиплектора. При $E1=E2=1$ на выходах формируется уровень логического 0.

Микросхема КП11 – двухканальный 4-х разрядный мультиплексор с третьим состоянием выхода. При $OE=1$ выход переводится в третье состояние. При $SEA=0$ на выход коммутируется канал А, при $SEA=1$ на выход коммутируется канал В.

ЛА – логические элементы И–НЕ




Рис.5.21




Рис.5.22




Рис.5.23




Рис.5.24




Рис.5.25




Рис.5.26




Рис.5.27




Рис.5.28




Рис.5.29




Рис.5.30




Рис.5.31




Рис.5.32




Рис.5.33

Цепи питания ЛА1... ЛА13:
14 - +5В, 07 - 0В

ЛЕ – логические элементы ИЛИ–НЕ




Рис.5.34




Рис.5.35




Рис.5.36




Рис.5.37

ЛИ – логические элементы И




Рис.5.38




Рис.5.39




Рис.5.40




Рис.5.41

ЛЛ – логические элементы ИЛИ




Рис.5.42

ЛН – логические элементы НЕ




Рис.5.43




Рис.5.44




Рис.5.45




Рис.5.46




Рис.5.47




Рис.5.48

ЛР – комбинированные логические элементы




Рис.5.49




Рис.5.50




Рис.5.51

6. ЛАБОРАТОРНАЯ РАБОТА № 6

ТЕМА: Анализ динамики работы последовательных схем с помощью временных диаграмм.

ЦЕЛЬ РАБОТЫ: Получение практических навыков по теоретическому построению временных диаграмм, характеризующих динамику работы последовательных схем (т.е. цифровых схем, содержащих триггеры).

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Для последовательных схем, представленных на рис. 6.1... 6.4 построить теоретические временные диаграммы, характеризующие динамику их работы. Каждую из заданных схем смоделировать средствами пакета схемотехнического моделирования EWB 5.X и получить экспериментальные временные диаграммы их работы. Сравнить теоретические и экспериментальные временные диаграммы и, в случае их расхождения, найти и устранить причины этих расхождений.




Рис. 6.1. Последовательная схема П1




Рис. 6.2. Последовательная схема П2




Рис. 6.3. Последовательная схема П3




Рис. 6.4. Последовательная схема П4

6.1. Краткие теоретические сведения

Задача анализа динамики работы последовательностных схем является обратной задачей синтеза последовательностных схем. Основная сложность задачи анализа состоит в том, что априори не известны количество внутренних состояний анализируемого автомата и структурные коды каждого внутреннего состояния.

В то же время, сложность анализа последовательностных схем возрастает по мере увеличения количества входных сигналов, определяющих логику работы схемы.

Последовательностные схемы – это схемы, содержащие элементарные автоматы с памятью, т.е. триггеры. Анализ таких схем, проводят по следующему алгоритму:

1. Определяют, является ли данная схема инициальным автоматом или нет. Инициальным является автомат, который в начале своей работы должен быть приведен в некоторое начальное состояние. Для приведения инициального автомата в некоторое начальное состояние должен обязательно присутствовать соответствующий внешний сигнал, который назовем «сигналом начальной установки» (НУ).

2. Если автомат инициальный, то необходимо отыскать на схеме входной сигнал НУ, приводящий все триггеры схемы (или некоторую их совокупность) в заданное исходное начальное состояние.

Данный сигнал начальной установки должен обязательно воздействовать на входы R или S триггеров, которые являются входами асинхронной их установки в 0 или в 1.

3. Каждый единичный выход триггеров именуется некоторым символом, чаще всего Q_1, Q_2, \dots, Q_k , где k – количество триггеров в анализируемой схеме. Определяется структурный код начального состояния анализируемой схемы, который соответствует начальным состояниям единичных выходов триггеров Q_1, Q_2, \dots, Q_k после их начальной установки. Данный структурный код запоминается а затем фиксируется

на теоретической временной диаграмме в качестве начального состояния соответствующих триггеров.

4. Если автомат не инициальный (т.е. внешний сигнал НУ отсутствует), то за его начальное состояние может быть выбрано любое из его допустимых состояний триггеров. Количество допустимых состояний определяется величиной 2^k , где k – число триггеров в схеме. Задаться произвольным образом структурным кодом некоторого состояния автомата и зафиксировать его на временной диаграмме.

5. Определить входной сигнал, который первым выводит автомат из начального состояния и переводит его в первое следующее состояние. Определить структурный код нового состояния автомата и зафиксировать его на временной диаграмме.

6. Определить входной сигнал, переводящий автомат во второе состояние. Определить структурный код второго состояния и зафиксировать его на временной диаграмме.

7. Пункты 5, 6 повторяются до тех пор, пока либо автомат не перейдет в заключительное состояние (из которого невозможно выйти), либо пока автомат не возобновит циклическую последовательность переходов из состояния в состояние.

8. Для выполнения пунктов 5 и 6 необходимо составить логические уравнения для функций возбуждения каждого отдельного триггера схемы (f_1, f_2, \dots, f_k). Эти функции определяют последующее состояние соответствующих триггеров, т.е. $Q_1^+, Q_2^+, \dots, Q_k^+$. В свою очередь, аргументами функций возбуждения являются некоторые входные сигналы и текущие состояния триггеров Q_1, Q_2, \dots, Q_k . Функции возбуждения наиболее просто формализуются для D- или T-триггеров. В случае, например, JK-триггеров необходимы логические уравнения для функций возбуждения для каждого J и K входов каждого триггера.

9. После получения логических уравнений для функций возбуждения триггеров составляются логические уравнения

для выходных сигналов, формируемых комбинационной частью последовательностной схемы.

10. Строится временная диаграмма, состоящая из последовательности строк, число которых определяется особенностями анализируемой схемы: наличием / отсутствием сигнала начальной установки; количеством внешних входных сигналов; количеством триггеров в схеме; количеством выходных сигналов. В сложных случаях количество строк временной диаграммы может быть увеличено для анализа динамики изменения каких-либо важных внутренних сигналов в последовательностной схеме.

11. Первоначально длину временной диаграммы выбирают исходя из соотношения $L=(1.5...2) * 2^k * T$, где T – период следования тактовых сигналов, переводящих автомат из одного состояния в другое.

12. Начиная с начального состояния автомата, такт за тактом на временную диаграмму наносят значения Q_1^+ , Q_2^+ , ... Q_k^+ , определяемые на основе функций возбуждения, и значения функций выходов. При этом, найденные значения Q_1^+ , Q_2^+ , ... Q_k^+ для $(T+1)$ такта принимаются равными Q_1 , Q_2 , ... Q_k при расчете значений Q_1^+ , Q_2^+ , ... Q_k^+ для последующего такта.

Рассмотрим пример анализа динамики работы последовательностной схемы, представленной на рис. 6.5.




Рис. 6.5. Последовательностная схема П5

Данная схема содержит три D-триггера (D1, D2, D3). Следовательно $k=3$, а количество всех возможных и различных между собой состояний автомата есть $N = 2^k = 8$.

Схема является инициальным автоматом, так как имеется внешний сигнал начальной установки, который воздействует на входы асинхронной установки S каждого триггера. Следовательно, после действия сигнала НУ каждый триггер установится в единичное состояние. Зафиксируем этот факт:

$$Q_1^{HY} = 1; \quad Q_2^{HY} = 1; \quad Q_3^{HY} = 1 \quad (6.1)$$

Переход автомата в каждое последующее состояние осуществляется с приходом фронта сигнала ТИ (тактовые импульсы). При этом не имеет принципиального значения постоянный или переменный период следования этих сигналов. По этому, целесообразно предполагать, что период следования этих сигналов постоянный и равен $T_{ТИ}$.

Сигнал, воздействующий на С вход D-триггеров, определяет лишь тот момент времени, в который происходит переход автомата из одного состояния в другое, но не оказывает влияния на то, в какое именно последующее состояние перейдет автомат. Таким образом, сигнал ТИ определяют «когда» автомат перейдет в следующее состояние.

Для определения структурного кода последующего состояния автомата необходимо составить логические уравнения функций возбуждения. Для D-триггеров функция возбуждения определяется тем сигналом, который воздействует непосредственно на вход D каждого отдельного триггера. Таким образом $D_i = f_i(Q_1, Q_2, \dots, Q_k, X_1, X_2, \dots, X_r)$, X_j – входные сигналы, влияющие на логические условия перехода автомата из состояния в состояние. Для схемы П5 сигналы X_j отсутствуют и, следовательно, функции возбуждения зависят только от текущего состояния триггеров. Тогда справедливы следующие логические уравнения, определяющие функции возбуждения триггеров в схеме П5:

$$f_1 = D_1 = \overline{Q_3} ; \quad f_2 = D_2 = Q_1 ; \quad f_3 = D_3 = Q_2 \quad (6.2)$$

Из системы уравнений (6.2) получаем систему логических уравнений для определения следующего состояния каждого триггера:

$$Q_1^+ = \overline{Q_3} \& \uparrow \text{ТИ}; \quad Q_2^+ = Q_1 \& \uparrow \text{ТИ}; \quad Q_3^+ = Q_2 \& \uparrow \text{ТИ} \quad (6.3)$$

Каждое из уравнений (6.3) следует понимать так: триггер D_1 установится в состояние, равное инвертированному текущему состоянию триггера D_3 , которое формируется на его выходе Q_3 , причем переход в следующее состояние произойдет в момент действия фронта сигнала ТИ ($\uparrow \text{ТИ}$).

Далее следует составить логические уравнения для выходных сигналов автомата. Ими являются сигналы a , b , c и d . Но, как видно из схемы:

$$a = Q_1; \quad b = Q_2; \quad c = Q_3, \quad d = Q_2 \& Q_3 \quad (6.4)$$

Далее, на основании (6.1), (6.3) и (6.4) строится временная диаграмма, отражающая динамику работы последовательностной схемы П5. Эта временная диаграмма представлена на рис. 6.6.




Рис. 6.6. Теоретическая временная диаграмма, поясняющая динамику работы схемы П5

7. ЛАБОРАТОРНАЯ РАБОТА № 7

ТЕМА: Принципы синхронизации в цифровых системах.

ЦЕЛЬ РАБОТЫ: Получение практических навыков по формированию синхронизирующих последовательностей в системах циклической синхронизации.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Используя устройство циклической синхронизации лабораторной установки «Схемотехника ЭВМ» (см. раздел 3.3 лабораторной работы №1), сформировать последовательность синхронизирующих сигналов для управления микросхемой К155 ИЕ 7. Условное графическое обозначение микросхемы К155 ИЕ 7 представлено на рис. 7.1.




Рис. 7.1. Условное графическое обозначение микросхемы К155 ИЕ 7

Микросхема К155ИЕ7 имеет отдельные тактовые входы для организации прямого счета (+1) и обратного счета (-1). При поступлении тактовой последовательности на один из входов, на другом входе должен поддерживаться уровень логической «1». Счетчики являются синхронными — все триггеры переключаются одновременно по положительному перепаду сигнала на входе +1 или -1. По сигналу WR (уровень «0») производится параллельная запись со входов D0...D3. Выходы прямого переноса CR

и обратного переноса (заема) BR служат для каскадного соединения счетчиков. Сигнал уровня «0» появляется на выходе CR в режиме прямого счета по тактовому сигналу уровня «0» на входе +1 при достижении счетчиком числа 15 (1111). Аналогично сигнал BR появляется в режиме обратного счета при уровне «0» на входе -1 по достижении счетчиком числа 0 (0000). При каскадном соединении входы +1 (-1) каждого последующего счетчика соединяются с выходами CR (BR) предыдущего.

Из представленного описания ясно, что микросхема К155 ИЕ 7 представляет собой синхронный реверсивный 4-х разрядный двоичный счетчик с возможностью предварительной установки в «0» и загрузки начального для счета двоичного кода. Другими словами, данный счетчик способен работать в 5 режимах:

Режим 1 (P1) – режим начальной установки в «0»;

Режим 2 (P2) – режим загрузки начальным кодом;

Режим 3 (P3) – режим прямого счета (+1);

Режим 4 (P4) – режим обратного счета (-1);

Режим 5 (P5) – режим хранения результата счета.

Требуется сформировать синхронизирующие сигналы, распределенные в пространстве и времени таким образом, что бы обеспечить циклическую смену режимов работы счетчика P1,P2,P3,P4,P5,P1,P2...

Подключить микросхему к лабораторному стенду и проверить правильность функционирования счетчика с помощью осциллографа.

В таблице представлены комбинации логических уровней сигналов управления счетчиком, необходимые для реализации различных режимов его работы. Режим хранения реализуется тогда, когда не реализуются режимы P1,P2,P3,P4. В таблице обозначено:

Н – низкий уровень напряжения (лог.0 = 0 вольт);

В – высокий уровень напряжения (лог.1 \geq +2,4 вольта)

↑ – фронт сигнала (логический перепад с лог.0 в лог.1).

x – безразличная величина сигнала.

Режим	Вход								Выход					
	R	WR	+1	-1	D ₀	D ₁	D ₂	D ₃	Q ₀	Q ₁	Q ₂	Q ₃	CR	DR
Сброс	В	х	х	Н	х	х	х	х	Н	Н	Н	Н	В	Н
	В	х	х	В	х	х	х	х	Н	Н	Н	Н	В	В
Параллельная загрузка	Н	Н	х	Н	Н	Н	Н	Н	Н	Н	Н	Н	В	Н
	Н	Н	х	В	Н	Н	Н	Н	Н	Н	Н	Н	В	В
	Н	Н	Н	х	В	В	В	В	В	В	В	В	Н	В
	Н	Н	В	х	В	В	В	В	В	В	В	В	В	В
Счет на увеличение	Н	В	↑	В	х	х	х	х	Счет на увеличение				В	В
Счет на уменьшение	Н	В	В	↑	х	х	х	х	Счет на уменьшение				В	В

7.1. Краткие теоретические сведения

В синхронных (тактируемых) устройствах процесс переработки информации упорядочивается во времени с помощью специальных тактовых сигналов, вырабатываемых общим для всего устройства генератором. Прием данных элементами памяти разрешается только в определенные моменты времени, после того как информационные сигналы на их входах приняли установившиеся значения, предусмотренные логикой работы устройства. Синхронизация эффективно решает проблему критических гонок. В синхронных устройствах тактовые сигналы следуют с постоянным периодом, длительность которого достаточна для завершения процессов переключения в соответствующей части устройства даже при максимальных задержках элементов в этой части устройства. Фактически переходные процессы, в подавляющем большинстве элементов заканчиваются раньше, в результате часть длительности такта большинство элементов «простаивает», поскольку «ждет» завершения интервала, рассчитанного на наихудший случай работы элементов с максимальными задержками. Относительная степень недоиспользования быстродействия элементов в син-

хронных схемах зависит от разброса задержек и определяется отношением максимальной задержки элементов к ее среднему значению.

Параметры синхросигналов

Период тактовых импульсов складывается из длительностей импульса и паузы [4]. Длительность импульса должна быть достаточной для надежной записи информации в триггер, этот параметр задается в паспортных данных триггера. Обозначим его через t_{wc} , запишем условие $t_{И} \geq t_{wc}$.

Новое состояние триггеры примут по истечении максимальной из задержек t_3^{01} и t_3^{10} их переключения. Параметры t_{wc} и $\max\{t_3^{01}, t_3^{10}\}$ зачастую близки, но могут и отличаться в два и более раз. Разность $\max\{t_3^{01}, t_3^{10}\} - t_{wc}$ обозначим через $\Delta t_{ТГ}$.




Рис.7.2. Параметры синхроимпульсов

Для длительности паузы имеем:

$$t_{п} \geq \Delta t_{ТГ} + t_{кд,маx} + t_s$$

Минимальный период тактовых импульсов

$$T_{\min} = t_{и,\min} + t_{п,\min}, \text{ а их частота } f_{\max} = 1 / T_{\min}.$$

Схемотехника синхронизирующих устройств.

Любое современное вычислительное устройство содержит устройство синхронизации.

Синхронизация работы вычислительных устройств – это точное временное согласование работы всех частей вычислительного устройства для обеспечения выполнения заданных функций с высокой степенью надежности. Обобщенная структура устройства синхронизации содержит следующие блоки: генератор тактовых импульсов (ГТИ) или, иначе, задающий генератор (ЗГ), формирователь опорных сигналов (ФОС) и размножитель сигналов (РС).

ГТИ – основной узел блока синхронизации. Он формирует периодическую последовательность тактовых импульсов определенной длительности и пауз между тактовыми импульсами. Формируемая последовательность характеризуется периодом следования или частотой следования. Соотношение между длительностями импульсов и пауз характеризуется скважностью (Q) или коэффициентом заполнения (k_3).




Рис. 7.3. Параметры генератора тактовых импульсов

При построении устройств синхронизации величина скважности импульсов находится путем анализа синхронизирующих узлов.

Блок ФОС служит для выработки необходимого числа импульсных последовательностей заданной формы в зависимости от фазности системы синхронизации и временных параметров синхросигналов этих последовательностей. Фазность –

важный признак системы синхронизации, определяемый числом синхроимпульсов в одном периоде синхронизации. Фазность зависит от типа триггеров, применяемых в устройстве, способа обмена между функциональными узлами, требований к быстродействию и аппаратной сложности устройства.

Самой распространенной моделью цифровых узлов является модель регистровой передачи. В этой модели цифровое устройство представлено в виде совокупности функциональных блоков, реализующих некоторое преобразование N -разрядной информации в k -разрядную выходную. Соотношение между N и k произвольно.





Рис.7.4. Функциональное устройство

Тогда отдельные функциональные устройства на уровне регистровых передач можно представить:



КС – комбинационная схема.

Рис. 7.5. Модель функционального устройства на уровне регистровых передач

Тогда задачей синхронизирующего устройства является выработка синхросигналов, распределенных в пространстве и во времени и обеспечивающих надежную фиксацию информации в регистрах с учетом инерционности КС.

В то же время определенной инерционностью обладают и элементы памяти (триггеры) из которых строятся входные и выходные регистры.

Инерционность регистров накладывает ограничения на длительность тактовых импульсов, которая должна быть достаточной для надежной фиксации информации.

Величина паузы между сигналами синхронизации практически целиком определяется быстродействием комбинационной схемы, которая непосредственно реализует функциональное преобразование.

В начале проектирования цифрового устройства, временные параметры сигналов синхронизации известны приближенно и могут быть уточнены в ходе проведения испытаний опытного образца изделия.


По фазности различают системы синхронизации однофазную, двухфазную и многофазную (рис.7.6).

Количество фаз синхронизации зависит от сложности устройства.


Подавляющее большинство цифровых устройств строится на основе циклической синхронизации(рис.7.7), когда формируются сигналы синхронизации (СС) и более длительные, распределенные во времени, временные интервалы (ВИ) .

В циклических системах синхронизации циклически формируется совокупность СС и сигналов временных интервалов, например, так, как показано на рис. 7.8.

- однофазная;



- двухфазная;



- многофазная




Рис.7.6. Одно и многофазные системы синхронизации




Рис. 7.7. Типовая структура устройства циклической синхронизации




Рис. 7.8. Примерное распределение во времени и пространстве сигналов синхронизации и более крупных по длительности временных интервалов

8. ЛАБОРАТОРНАЯ РАБОТА № 8

ТЕМА: Привязка асинхронных внешних сигналов к внутреннему тактовому генератору цифрового устройства.

ЦЕЛЬ РАБОТЫ: Получение практических навыков по способам ввода асинхронных данных в цифровое устройство.

ЗАДАНИЕ НА ЛАБОРАТОРНУЮ РАБОТУ: Разработать и реализовать на лабораторной установке «Схемотехника ЭВМ» устройство формирования пачки из трех периодов внутреннего тактового генератора по асинхронному внешнему сигналу. В качестве сигналов внутреннего тактового генератора использовать сигналы $ТИ_1$, а в качестве асинхронных внешних сигналов использовать сигналы $ТИ_2$.

На уровне «черного ящика» формирователь пачки импульсов представлен на рис.8.1, а на рис. 8.2 представлена временная диаграмма, иллюстрирующая работу формирователя.




Рис.8.1. Формирователь пачки импульсов на уровне «черного ящика»




Рис. 8.2. Временная диаграмма, поясняющая алгоритм работы формирователя пачки импульсов

8.1. Краткие теоретические сведения

В подавляющем большинстве случаев в цифровых системах используется циклическая синхронизация для надежной организации вычислительных и управляющих процессов. Вместе с этим, для управления собственно цифровой системой используются внешние сигналы, которые могут формироваться пользователем с помощью кнопочных переключателей, а также другими цифровыми системами, с которыми предусмотрено взаимодействие. Эти внешние сигналы являются асинхронными по отношению к внутренней тактовой частоте цифрового устройства. По сути это означает, что момент воздействия на цифровую систему этих асинхронных сигналов не предсказуем, но адекватная (т.е. правильная) реакция цифровой системы на каждый такой асинхронный входной сигнал возможна только в определенный рабочий временной интервал. Именно в этой связи и возникает задача «привязки» [4] асинхронных внешних сигналов к определенным временным интервалам, формируемых циклической синхронизацией цифровой системы. В частном случае, возникает задача привязки внешних асинхронных сигналов к сигналам внутреннего задающего генератора.

При воздействии асинхронного внешнего сигнала может потребоваться такая его «привязка», в результате которой достаточно сформировать только один внутренний сигнал. Однако не редки и такие ситуации, когда требуется сформировать пачку внутренних сигналов.

Типовая схема привязки одиночного асинхронного сигнала надежно выполняется с использованием двух синхронных D-триггеров. Для формирования заданной пачки по асинхронному сигналу потребуется волнительный фрагмент схемы, включающий счетчик, требуемой разрядности.

ЗАКЛЮЧЕНИЕ

Содержание лабораторных работ и сопровождающий их теоретический материал направлен на получение практических навыков, минимально необходимых инженерам по специальности 230101 «Вычислительные машины, комплексы, системы и сети» при разработке, отладке и эксплуатации аппаратного обеспечения средств вычислительной техники.

Параллельное использование при выполнении лабораторных работ натурального и имитационного экспериментов дает возможность практически сравнить их достоинства и недостатки. На этой основе вырабатываются навыки по наиболее адекватному применению различных экспериментальных методов при решении практических задач.

Использование в лабораторном практикуме пакета схемотехнического моделирования Electronics Workbench 5.X обусловлено не столько возможностью его свободного использования, сколько простотой его практического освоения и наличием виртуальных приборов, обязательно используемых в повседневной практике специалистами по аппаратной части вычислительной техники – вольтметры, амперметры, генераторы сигналов, генераторы двоичных последовательностей, логический анализатор и осциллограф. Такой состав виртуальных измерительных приборов и традиционный вид их лицевых панелей позволяют дополнительно получить практические навыки по их применению и управлению.

Вдумчивое выполнение всех лабораторных работ данного лабораторного практикума подготавливает к выполнению курсового проекта по дисциплине «Схемотехника ЭВМ». Целью курсового проекта является самостоятельная разработка работоспособной схемы электрической принципиальной цифрового устройства на интегральных схемах малой и средней степени интеграции.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Осциллограф универсальный С1-67. Техническое описание и инструкция по эксплуатации. 1986. 115 с.
2. Новожилов О.П. Основы цифровой техники: учебное пособие / О.П.Новожилов. М: ИП РадиоСофт, 2004. 528 с.
3. Завадский В.А. Компьютерная электроника / В.А. Завадский. К.: ВЕК, 1996. 368 с.
4. Угрюмов Е.П. Цифровая схемотехника. / Е.П. Угрюмов. СПб.: БХВ – Санкт – Петербург, 2001. 528 с.
5. Савельев П.В. Автоматизация проектирования БИС: в 6 кн.: практ. пособие. Кн. 2: Функционально-логическое проектирование БИС / П.В.Савельев, В.В. Коняхин. М.: Высш. шк., 1990. 156 с.

ОГЛАВЛЕНИЕ

Введение.....	3
1. Лабораторная работа №1	5
2. Лабораторная работа №2	31
3. Лабораторная работа №3.....	46
4. Лабораторная работа №4	61
5. Лабораторная работа № 5	69
6. Лабораторная работа № 6.....	81
7. Лабораторная работа № 7	88
8. Лабораторная работа № 8	97
Заключение.....	99
Библиографический список.....	100

Учебное издание

Тюрин Сергей Владимирович

**ЦИФРОВЫЕ ЭЛЕМЕНТЫ И УЗЛЫ:
ЛАБОРАТОРНЫЙ ПРАКТИКУМ**

В авторской редакции

Компьютерный набор С.В. Тюрина

Подписано к изданию 10.11.2009

Уч.-изд. л. 5,5.

ГОУВПО “Воронежский государственный технический
университет”

394026 Воронеж, Московский просп., 14

ГОУВПО «Воронежский государственный технический
университет»

СПРАВОЧНИК МАГНИТНОГО ДИСКА

(кафедра автоматизированных и вычислительных систем)

С.В. Тюрин

ЦИФРОВЫЕ ЭЛЕМЕНТЫ И УЗЛЫ:
ЛАБОРАТОРНЫЙ ПРАКТИКУМ

Учебное пособие

Схемот_ЛР.doc	2100 КБ	11.11.2009	5,5 уч.-изд. л.
имя файла	объем	дата	объем издания

