

Аннотация дисциплины Б1.В.ДВ.2.1 «Цифровая обработка сигналов»

Общая трудоемкость изучения дисциплины составляет: 2 ЗЕТ (72 ч).

Целью изучения дисциплины является обеспечение основ проектирования устройств цифровой обработки сигналов в базе БИС программируемой логики (ПЛИС) с привлечением высокоуровневого языка описания аппаратных средств VHDL в САПР Altera Quartus II и в САПР ПЛИС Xilinx ISE Design Suite с привлечением системы визуально-имитационного моделирования Matlab/Simulink.

Изучение дисциплины должно способствовать формированию у студентов основ разработки сложно-функциональных цифровых устройств обработки сигналов в базе ПЛИС.

Для достижения цели ставятся **задачи:**

– изучение основ проектирования цифровых устройств обработки сигналов представленных схемным описанием на уровне вентилей, кодом языка VHDL, мегафункциями САПР Altera Quartus II и Xilinx ISE для реализации в базе ПЛИС;

– освоение языка VHDL для написания кода моделей цифровых устройств;

– получение практических навыков работы с системой визуально-имитационного моделирования Matlab/Simulink для разработки сложно-функциональных моделей цифровых устройств:

с использованием графического представления последовательностных устройств приложения StateFlow и языка M-файлов системы Matlab/Simulink;

извлечение кода языка VHDL в автоматическом режиме с помощью приложения Simulink HDL coder с последующим созданием функциональных моделей цифровых устройств в базе ПЛИС в САПР Quartus II;

верификация цифровых устройств с использованием системы цифрового моделирования ModelSim;

– получение практических навыков работы с САПР ПЛИС Altera Quartus II для разработки функциональных моделей цифровых устройств с использованием мегафункций и с помощью учебного лабораторного стенда LESO2.1 (Лаборатории электронных средств обучения, ЛЭСО ГОУ ВПО «СибГУТИ»);

– получение практических навыков работы с САПР ПЛИС Xilinx ISE для разработки функциональных моделей цифровых КИХ-фильтров.

Компетенции обучающегося, формируемые в результате освоения дисциплины

ОПК-3	способностью демонстрировать навыки работы в коллективе, порождать новые идеи
ОПК-4	способностью самостоятельно приобретать и использовать в практической деятельности новые знания и умения в своей предметной области
ОПК-5	готовностью оформлять, представлять, докладывать и аргументированно защищать результаты выполненной работы
ПК-4	способностью к организации и проведению экспериментальных исследований с применением современных средств и методов
ПК-5	способностью делать научно-обоснованные выводы по результатам теоре-

	тических и экспериментальных исследований, давать рекомендации по совершенствованию устройств и систем, готовить научные публикации и заявки на изобретения
--	---

Основные дидактические единицы (разделы):

Формат с фиксированной и плавающей запятой. Вычислительные системы на базе процессоров ЦОС. Методы проектирования цифровых фильтров. Аппаратные и программные умножители на базе универсальных и специализируемых процессоров для операций ЦОС. Аппаратные и программные умножители в базисе ПЛИС для операций ЦОС. Проектирование цифровых фильтров в базисе ПЛИС.

В результате изучения дисциплины «Цифровая обработка сигналов» студент-магистрант должен:

знать:

- теорию цифровых кодов; форматы представления чисел с фиксированной и плавающей запятой (ОПК-3, ОПК-4);
- основные узлы вычислительных устройств цифровой обработки сигналов (ОПК-4);
- основы высокоуровневого языка описания аппаратных средств (VHDL) (ОПК-4);
- методы обработки цифровых сигналов (ОПК-4);
- основные функциональные узлы микропроцессорных устройств (ОПК-4);
- основные структуры цифровых КИХ-фильтров (ОПК-4);

уметь:

- работать с пакетом Signal Processing среды Fdatool системы Matlab для расчета параметров цифровых фильтров (ПК-4, ПК-4);
- строить имитационные модели сложно-функциональных цифровых устройств обработки сигналов в системе Matlab/Simulink с использованием языка М-файла, fi-объектов и графического представления цифровых автоматов (ОПК-5, ПК-5);
- строить функциональные модели цифровых устройств обработки сигналов с применением языка VHDL и мегафункций в САПР ПЛИС Altera Quartus II и Xilinx ISE (ОПК-5, ПК-5);

владеть:

- навыками работы с системой визуально-имитационного моделирования Matlab/Simulink и приложением по извлечению кода языка VHDL (ОПК-3, ОПК-5);
- навыками работы с САПР ПЛИС Altera Quartus II и Xilinx ISE (ОПК-3, ОПК-5);
- навыками проектирования цифровых КИХ-фильтров в базисе ПЛИС (ОПК-3, ОПК-5).

Виды учебной работы: практические занятия.

Формы контроля: зачет.