#### А. В. СТРОГОНОВ

## ЦИФРОВАЯ ОБРАБОТКА СИГНАЛОВ В БАЗИСЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ

Учебное пособие

Издание четвертое, стереотипное





УДК 004.383 ББК 32.973я73

С 86 Строгонов А. В. Цифровая обработка сигналов в базисе программируемых логических интегральных схем: учебное пособие для вузов / А. В. Строгонов. — 4-е изд., стер. — Санкт-Петербург: Лань, 2022. — 312 с.: ил. — Текст: непосредственный.

#### ISBN 978-5-8114-9782-9

В учебном пособии рассматривается проектирование устройств цифровой обработки сигналов для реализации в базисе ПЛИС. Даются практические примеры проектирования цифровых фильтров с использованием высокоуровневого языка описания аппаратурных средств VHDL и мегафункций в САПР ПЛИС Altera Quartus II и Xilinx ISE Design Suite.

Издание соответствует требованиям Федерального государственного образовательного стандарта высшего профессионального образования по направлению «Электроника и наноэлектроника» (программа магистерской подготовки «Приборы и устройства в микро- и наноэлектронике»), дисциплинам «Цифровая обработка сигналов», «Архитектуры микропроцессорных вычислительных систем», «САПР БИС программируемой логики», «САПР системного уровня проектирования БИС».

УДК 004.383 ББК 32.973я73

#### Издается в авторской редакции

#### Рецензенты:

В. Б. СТЕШЕНКО — кандидат технических наук, доцент, зам. генерального конструктора ОАО «Российские космические системы»; М. И. ГОРЛОВ — доктор технических наук, профессор Воронежского государственного технического университета.

<sup>©</sup> Издательство «Лань», 2022

<sup>©</sup> А. В. Строгонов, 2022

<sup>©</sup> Издательство «Лань», художественное оформление, 2022

#### **ВВЕДЕНИЕ**

ПЛИС – цифровые БИС высокой степени интеграции, программируемую пользователем внутреннюю имеющие предназначенные для реализации сложных структуру цифровых устройств. Использование ПЛИС и САПР позволяет в сжатые сроки создавать конкурентоспособные устройства и требованиям удовлетворяющие системы, жестким производительности, энергопотреблению, надежности, массогабаритным параметрам, стоимости. Обработка сигналов может осуществляться с помощью различных технических средств. В последнее десятилетие лидирующее положение занимает цифровая обработка сигналов (ЦОС), которая по сравнению с аналоговой имеет следующие преимущества: малую чувствительность к параметрам окружающей среды, простоту перепрограммирования и переносимость алгоритмов. Олной распространённых операций ЦОС является ИЗ фильтрация. Вид импульсной характеристики цифрового фильтра (ЦФ) определяет их деление на ЦФ с конечной импульсной характеристикой (КИХ-фильтры) бесконечной импульсной характеристикой (БИХ-фильтры).

применение цифровых КИХ-фильтров Широкое свойства ИХ исследованы. тем, хорошо вызвано ЧТО Использование особенностей архитектуры ПЛИС позволяет компактные и быстрые КИХ-фильтры проектировать использованием так называемой распределённой арифметики.

В первой главе рассматриваются основы двоичной арифметики и представление чисел со знаком, основное внимание уделено проектированию умножителей чисел со знаком, представленных в дополнительном коде. Приводятся сведения по программным умножителям в базисе ПЛИС. Дается практический пример по использованию учебного лабораторного стенда LESO2. По (Лаборатории электронных средств обучения, ЛЭСО ГОУ ВПО «СибГУТИ») для отладки

проекта умножителя целых положительных чисел, представленных в прямом коде размерностью 4х4 методом правого сдвига и сложения в базисе ПЛИС серии Cyclone.

Во второй главе рассматривается моделирование КИХфильтра в системе Matlab/Simulink (пакет Signal Processing, Демонстрируются различные FDATool). реализации параллельных КИХ-фильтров с использованием перемножителей на мегафункциях САПР Quartus II компании Обсуждаются вопросы проектирования Altera. возникающих эффектов квантования при переходе имитационной модели КИХ-фильтра, разработанной в системе Matlab/Simulink к функциональной реализованной в САПР ПЛИС Quartus II компании Altera.

В главе 3 затрагиваются вопросы проектирования высокопроизводительных КИХ-фильтров на последовательной и параллельной распределенных арифметиках, учитывающих архитектурные особенности ПЛИС.

В главе 4 рассматривается проектирование систолических КИХ-фильтров в базисе ПЛИС с использованием системы цифрового моделирования ModelSim-Altera. А также показано использование программы синтеза логики Synplicity совместно с САПР ISE 14.2 для проектирования фильтров в базисе ПЛИС фирмы Xilinx.

Улелено внимание метолологии ориентированного проектирования с использованием System Generator IDS 14.4 — инструмента для разработки и отладки высокопроизводительных цифровой обработки систем сигналов в базисе ПЛИС фирмы Xilinx в системе визуальномоделирования Matlab/Simulink имитационного 8.0.0.783 (R2012b)). Программный обеспечивает пакет высокоуровневое представление проекта, абстрагированное от конкретной аппаратной платформы, которое автоматически компилируется в ПЛИС Xilinx.

### 1. ПРОЕКТИРОВАНИЕ УМНОЖИТЕЛЕЙ В БАЗИСЕ ПЛИС

### 1.1. Двоичная арифметика



Положительные двоичные числа можно представить только одним способом, а отрицательные двоичные числа тремя способами. В табл. 1.1 приведены в качестве примера лесятичные знаком эквивалентные числа co И их представления прямом, обратном В И дополнительном двоичном коде.

Прямой код. Знак – старший значащий разряд (СЗР) указывает знак (0 – положительный, 1 - отрицательный). Остальные разряды отражают величину, представляющую положительное число:

#### Знак

Это представление чисел удобно для умножения и деления, но при операциях сложения и вычитания нецелесообразно и поэтому используется редко.

В ЭВМ положительные числа представляются в прямом коде, а отрицательные — в виде дополнений, т.е. путем сдвига по числовой оси исходного числа на некоторую константу. Если z — положительное число, то — z представляется в виде K-z, где K таково, что разрядность положительна. Обратный код отличается от дополнительного только выбором значения K.

Дополнение до единицы (обратный код) – отрицательные числа получаются путем инверсии всех разрядов их положительных эквивалентов. Старший значащий разряд указывает знак (0 – положительный, 1 - отрицательный).

Таблица 1.1 Представление чисел в прямом, обратном и дополнительном четырехразрядном двоичном коде

дополн	нительном чет	ырсхразрядном	двоичном коде
ДЧ со	Прямой	Обратный	Дополнительный
знаком	код	код*	код**
	7	(инверсия	(инверсия $ X_{10} $ ,
	ЛАНЬ <sup>®</sup>	$\left X_{10} ight $ и 1 в	плюс 1 к МЗР и 1 в
		знаковый	знаковый разряд)
		разряд)	
+7	0111	0111	0111
+6	0110	0110	0110
+5	0101	0101	0101
+4	0100	0100	0100
+3	0011	0011	0011
+2	0010	0010	0010
+1	0001	0001	0001
0	0000	0000	0000
	1000	1111	
-1	1001	1110	1111
-2	1010	1101	1110
-3	1011	1100	1101
-4	1100	1011	1100
-5	1101	1010	1011
-6	1110	1001	1010
-7	1111	1000	1001
-8	7-)	-	1000

<sup>\*</sup> при суммировании чисел циклический перенос к МЗР;

Пусть  $X_{10}$  – десятичное число со знаком, которое необходимо представить в обратном коде. Необходимо найти n-разрядное представление числа  $X_{10}$ , включая знак и часть абсолютной величины, которая считается (n-1)-разрядной. Если  $X_{10} \ge 0$ , то обратный код содержит 0 в старшем, знаковом разряде и обычное двоичное представление  $X_{10}$  в

<sup>\*\*</sup> при суммировании чисел перенос игнорируется

остальных n-1 разрядах. Таким образом, для положительных чисел обратный код совпадает с прямым. Если же  $X_{10} \leq 0$ , то знаковый разряд содержит 1, а остальные разряды содержат двоичное представление числа:

$$2^{n-1}-1-|X_{10}|$$
.

Дополнение до единицы формируется очень просто, однако обладает некоторыми недостатками, среди которых двойное представление нуля (все единицы или нули).

Рассмотрим положительное число +13. Выбрав шестиразрядное представление, включая знак (n = 6), получим обратный код, равный 001101. Под абсолютную величину числа отводим пять разрядов. Рассмотрим отрицательное число  $-13_{10}$ , считая представление шестиразрядным, включая знак. В пятиразрядном представлении  $\left|-13_{10}\right| = 13_{10} = 01101_2$  и  $2^5 - 1_{10} = 31_{10} = 11111_2$  тогда

$$(2^{6-1}-1-13)_{10} = (11111-01101)_2 = 10010_2.$$

Добавив шестой, знаковый, разряд, получим шестиразрядный код для  $-13_{10}$ , равный 110010.

Дополнение до двух (дополнительный код). Его труднее сформировать, чем дополнение до единицы, но использованием данного кода удается упростить операции сложения и вычитания. Дополнение до двух образуется путем инверсии каждого разряда положительного числа и последующего добавления единицы к МЗР:

Если  $X_{10} \ge 0$ , то так же, как для прямого и обратного кодов, имеем 0 в знаковом разряде и обычное двоичное представление числа  $X_{10}$  в остальных n-1 разрядах. Если же

 $X_{10} < 0$ , то имеем 1 в знаковом разряде, а в остальных n-1 разрядах двоичный эквивалент числа  $2^{n-1} - \left| X_{10} \right|$ 

Рассмотрим схему сумматора, основанного на поразрядном процессе. Обозначим два складываемых числа через  $A = a_{n-1}a_{n-2}\dots a_1a_0$  и  $B = b_{n-1}b_{n-2}\dots b_1b_0$ . При сложении двоичных чисел значения цифр в каждом двоичном разряде должны быть сложены между собой с переносом из предыдущего разряда. Если результат при этом превышает 1, то возникает перенос в следующий разряд.

Рассмотрим число  $-13_{10}$ . Представим его в шестиразрядном дополнительном коде. Так как  $\left|-13_{10}\right|=13_{10}=01101_2$  и  $2_{10}^5=32_{10}=100000_2$ , то получим в пятиразрядном представлении

$$2^{n-1} - |X_{10}| = (2^{6-1} - 13)_{10} = (100000 - 01101)_2 = 10011_2$$
.

Добавляя шестой знаковый разряд, получаем дополнительный код числа  $-13_{10}$ , равный 110011. Ноль в дополнительном коде имеет единственное представление.

Сложение положительных чисел происходит непосредственно, перенос В НО разряд знака нужно предотвратить и рассматривать как переполнение. Когда складываются два отрицательных числа или отрицательное число с положительным, то работа сумматора зависит от представления отрицательного способа числа. При представлении последних в дополнительном коде сложение осуществляется просто, но необходим дополнительный знаковый разряд, любой перенос за пределы положения знакового разряда просто игнорируется.

Если используется дополнение до единицы, то перенос из знакового разряда должен использоваться как входной перенос к МЗР.

Рассмотрим такое понятие, как "расширение знака". Рассмотрим десятичное число  $-3_{10}$  в дополнительном, а число  $3_{10}$  - прямом кодах в трехразрядном представлении:

в четырехразрядном представлении:

1101 
$$(-2^3 + 2^2 + 2^0)$$
  
0011  $(2^1 + 2^0)$ 

Таким образом, добавление единиц для отрицательных чисел в дополнительном коде и нулей для положительных чисел старше знакового разряда (дублирование знакового разряда) не изменяет представление десятичного числа, этим свойством воспользуемся при проектировании накапливающего сумматора.

#### 1.2. Представление чисел со знаком

Числа с фиксированной запятой характеризуются длиной слова в битах, положением двоичной точки (binary point) и могут быть беззнаковыми или знаковыми. Позиция двоичной точки определяет число разрядов в целой и дробной частях машинного слова. Для представления знаковых чисел (отрицательных и положительных) старший разряд двоичного слова отводится под знак числа (sign bit). При представлении

беззнаковых чисел с фиксированной точкой разряд знака отсутствует, становится И ОН значимым Отрицательные числа представляются в дополнительном коде. Данные с фиксированной запятой могут быть следующих типов: целыми (integers); дробными (fractional); обобщёнными (generalize). Обобщённый тип не имеет определить позицию двоичной запятой по умолчанию и требует явного указания её положения. Этот тип данных специфицируют ufix и sfix форматами.

На рис. 1.1 представлено двоичное число с фиксированной запятой обобщенного типа, где  $b_i$  - i-й разряд числа; n - длина двоичного слова в битах;  $b_{n-1}$  - старший значимый разряд (MSB);  $b_0$  - младший значимый разряд (LSB);  $2^i$  - вес i-го разряда числа. Двоичная запятая занимает четвёртую позицию от младшего (LSB) разряда числа. При этом длина дробной части числа m#4.




Рис. 1.1. Формат машинного слова

В файле помощи Fixed-Point Blockset системы Matlab для представления такого числа применяется следующая формула:

V=SQ+B,

где V - точное значение действительного десятичного числа; S - наклон; Q - квантованное (двоично-взвешенное) значение целого числа; B - смещение. Наклон S представляется следующим образом:  $S=Fx2^E$ , где F - наклон дробной части,

нормализованная величина  $1 \le F < 2$ ; E - показатель степени E = -m. При проектировании устройств цифровой обработки сигналов принимают B = 0 и F = 1:

$$V\approx 2^{-m}xQ$$
.

Квантованное значение Q приближённо представляет истинное значение действительного числа V в виде суммы произведений весовых коэффициентов  $b_i$  на веса  $2^i$  соответствующих двоичных разрядов машинного слова; для беззнаковых чисел с фиксированной точкой определяется формулой

$$Q = \sum_{i=0}^{n-1} b_i \times 2^i.$$

Квантованное значение знаковых чисел определяется по формуле

$$Q = -b_{n-1} \times 2^{n-1} + \sum_{i=0}^{n-2} b_i \times 2^i.$$

Так как целые числа не имеют дробной части (m = 0), то выражение для V имеет вид

$$V = \sum_{i=0}^{n} b_i \times 2^i$$

и для знакового целого числа:

$$V = -b_{n-1} \times 2^{n-1} + \sum_{i=0}^{n-2} b_i \times 2^i$$
.

 ${
m B}$  формате с фиксированной запятой без знака вещественное число V можно считать обозначением полинома

$$V = S * \left[ \sum_{i=0}^{\mathrm{n-l}} b_i 2^i \right].$$

Например, двоичное число в дополнительном коде 0011.0101 при длине машинного слова n=8 и m=4 представляет беззнаковое (MSB = 0) вещественное число 3.3125:

$$3.3125 = 2^{-4} \begin{pmatrix} 0 * 2^7 + 0 * 2^6 + 1 * 2^5 + 1 * 2^4 + 0 * 2^3 + \\ +1 * 2^2 + 0 * 2^1 + 1 * 2^0 \end{pmatrix}.$$

При MSB=1 будем иметь уже другое число -4.6875:  $-4.6875 = 2^{-4} \left( -1*2^7 + 0*2^6 + 1*2^5 + 1*2^4 + 0*2^3 + 1*2^2 + 0*2^1 + 1*2^0 \right).$ 

### 1.3. Матричные умножители

Существует огромное число разновидностей матричных умножителей, превосходящих ПО скорости последовательностные умножители, основанные на методе сдвига и сложения. Известны и более сложные процедуры, например, с представлением суммирования в древовидном формате. В данном разделе не ставится цель разработать превышающий ПО умножитель, своим техническим характеристикам существующие матричные умножители, а необходимо показать читателю процедуру умножения чисел, представленных в дополнительном коде, методом правого сдвига и сложения, пригодную для реализации в базисе ПЛИС черезвычайно популярную для реализации базисе сигнальных процессоров.

В качестве сравнения рассмотрим один из хорошо известных умножителей чисел в дополнительном коде, так называемый умножитель Бо-Вули (Baugh-Wooley). Если A и B целые десятичные числа со знаком, то в дополнительном двоичном коде представляются в виде:

$$\begin{split} A &= -a_{m-1}2^{m-1} + \sum_{i=0}^{m-2} a_i 2^i \text{ if } X = -x_{n-1}2^{n-1} + \sum_{i=0}^{n-2} x_i 2^i \text{ ,} \\ A &* X = a_{m-1}x_{n-1}2^{m+n-2} + \\ &\text{TO} + \sum_{i=0}^{m-2} \sum_{j=0}^{n-2} a_i x_j 2^{i+j} - \sum_{i=0}^{m-2} x_{n-1} a_i 2^{i+n-1} - \sum_{j=0}^{n-2} a_{m-1} x_j 2^{j+m-1} \text{ .} \end{split}$$

На рис. 1.2 показан пример умножения чисел 5х5, представленных дополнительным кодом по формуле, а на рис. 1.3 - пример умножения чисел 5х5, представленных дополнительным кодом по схеме Бо-Вули. На рис. 1.4 преобразований, позволяющая схема перевести показана частичные произведения со знаком в беззнаковые величины. 1.5 показан матричный умножитель Бо-Вули размерностью 5х5 чисел, представленных в дополнительном коде. Наличие полных сумматоров (FA) в матричной структуре умножителя является главным достоинством для реализации в базисе заказных БИС, a недостатком пониженное быстродействие за счет увеличения столбца с 5 до 7.

Ниже показы примеры умножения для различных случаев по схеме Бо-Вули (рис. 1.6).

Рис. 1.2. Пример умножения чисел 5x5, представленных дополнительным кодом по формуле




Рис. 1.3. Пример умножения чисел 5х5, представленных дополнительным кодом по схеме Бо-Вули

$$-a_{4} X_{i} = a_{4} (1-x_{i}) - a_{4} = a_{4} \overline{x_{i}} - a_{4}$$

$$-a_{4} X_{i} = a_{4} (1-x_{i}) - a_{4} = a_{4} \overline{x_{i}} - a_{4}$$

$$-a_{4} A_{5} = a_{4} (1-x_{i}) - a_{4} = a_{4} \overline{x_{i}} - a_{4}$$

$$-a_{4} A_{5} = a_{4} (1-x_{i}) - a_{4} = a_{4} \overline{x_{i}} - a_{4}$$

$$-a_{4} A_{5} = a_{4} (1-x_{i}) - x_{4} = x_{4} \overline{a_{i}} - x_{4}$$

$$-a_{4} A_{5} = a_{4} \overline{x_{i}} - x_{4}$$

$$-a_{4} A_{5} = a_{4} \overline{x_{i}} - a_{4}$$

$$-a_{4} A_{5} = a_{4} \overline{x_{i}} - a_$$

Рис. 1.4. Схема преобразований Бо-Вули




Рис. 1.5. Матричный умножитель Бо-Вули размерностью 5х5 чисел, представленных в


# Случай 1.

Множимое - положительное число Множитель - отрицательное число

=13	= -5								= -65
~	_	-							~
0	-	0	<del>-</del>						-
<del>-</del>	0	-	0	0					-
<del>-</del>	<del>-</del>	~	~	0	<del>v</del>				-
0	~	0	~	0	0	0	0	-	~
			0	0	~	~			-
				0	<del></del>	0			0
					0	0			~
	X				0	~	0		~
	. `							+	-

# Случай 3.

Множимое и множитель - положительные числа — о 1 1 0 1 = 13



# Случай 2.

Множитель - положительное число Множимое - отрицательное число

ņ	=13									= -65
-	_	١,	-							~
-	0	١,	-	0						~
0	~	١,	)	0	<del></del>					-
-	~	١,	-	0	$\overline{}$	_				~
-	0	٠	0	0	0	~	0	~	0	~
				~	~	0	0			-
					0	~	~			0
						0	0			~
	x					0	0	<del>-</del>		~
	,								+	-

# Случай 4.

Множимое и множитель - отрицательные числа



0 0 0

Рис. 1.6. Примеры умножения для различных случаев по схеме Бо-Вули

## 1.4. Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС

Для проектирования КИХ-фильтров в базисе процессоров цифровой обработки сигналов (ЦОС-процессор) используется общепринятая методика умножения с накоплением с применением так называемых МАС-блоков из-за отсутствия встроенных комбинационных умножителей.

Использование данного метода для умножения чисел в базисе сигнальных процессоров является чрезвычайно популярным у разработчиков РЭА. На базе данного метода реализуются схемы быстрого умножения (например, кодирование по Буту, которое позволяет уменьшать число частичных произведений вдвое, умножение по основанию 4, модифицированное кодирование по Буту).

При реализации КИХ-фильтра на четыре отвода в базисе ЦОС-процессоров требуется четыре блока умножения с накоплением (рис. 1.7, а). Применение последовательной распределенной арифметики позволяет сократить используемых ресурсов за счет использования составных частей МАС-блока. Это четыре блока логики генерации частичных произведений, получаемых применением булевой операции логическое И к множимому (многоразрядные константы, являющиеся коэффициентами фильтра) и битовому значению множителя с выходов линии задержки, а также единственный масштабирующий аккумулятор. дерево многоразрядных сумматоров не сокращается (рис. 1.7, б). При проектировании фильтра в базисе ПЛИС (рис. 1.7, в) на распределенной последовательной арифметике логика частичных произведений и их последующее суммирование с помощью дерева многоразрядных сумматоров

реализуются единственной таблицей перекодировки (LUT). Суммирование значений с выходов таблицы перекодировки осуществляется с использованием масштабирующего аккумулятора. Реализация КИХ-фильтров в базисе ПЛИС с использованием распределенной арифметики обеспечивает наивысшее быстродействие системы и наименьшее число используемых ресурсов проекта.

Рассмотрим проектирование МАС-блока с использованием Встраивание управляющего автомата. автомата схему позволяет получить готовую функцию без использования дополнительных управляющих сигналов для умножения двух четырехразрядных чисел без знака. По входам МАС-блока потребуются всего лишь три сигнала: сигнал асинхронного сброса res, сигнал тактирования clk и сигнал разрешения загрузки числа X (множителя) в сдвиговый регистр load\_PSC. Для корректной работы схемы необходимо обнулить все регистры умножителя (активный – высокий уровень сигнала res). Поскольку все регистры, в том числе и регистр для хранения состояний в управляющем автомате обнуляются лишь перед началом работы единожды, то для упрощения разработки процесса схемы онжом воспользоваться асинхронным сбросом.

Принцип умножения методом правого сдвига и сложения показан на рис. 1.8. Идея схемы метода умножения методом правого сдвига с накоплением показана на рис. 1.9. На рис. 1.10 предлагается структурная схема метода умножения с использованием управляющего автомата.






Рис. 1.7. Миграция проекта КИХ-фильтра на четыре отвода: а) и б) реализация в базисе сигнальных процессоров; в) в базисе ПЛИС

	Cou	t 2 тетрада	1 тетрада	2 тетрада	2 тетрада	1 и 2 тетрады
a 10 X 11			1 0 1 0 1 1			
$p^{(0)} + x_0 a$		0 0 0 0 1 0 1 0	0 0 0	<sub>©</sub> 0 a	0 10	
2p <sup>(1)</sup> p <sup>(1)</sup> +x <sub>1</sub> a	0	1 0 1 0 0 1 0 1 1 0 1 0	0 0 0 0	a a/2 a	10 5 10	80
2p <sup>(2)</sup> p <sup>(2)</sup> +x <sub>2</sub> a	0	1 1 1 1 0 1 1 1 0 0 0 0	0 1 0 0 0	a/2+a (a/2+a)/2 0	15 7 0	120
2p <sup>(3)</sup> p <sup>(3)</sup> +x <sub>3</sub> a	0	0 1 1 1 0 0 1 1 1 0 1 0	1 0 1 1 0 0	(a/2+a)/2 ((a/2+a)/2)/2 a	7 3 10	60
2p <sup>(4)</sup> p <sup>(4)</sup>	0	1 1 0 1 0 1 1 0	1 1 0 1 1 1 0	((a/2+a)/2)/2+a (((a/2+a)/2)/2+a)/2	13 6	110

Рис. 1.8. Принцип умножения методом правого сдвига и сложения. Умножение десятичного числа 10 на десятичное число 11




Рис. 1.9. Структурная схема умножителя методом правого сдвига и сложения




Рис. 1.10. Предлагаемая структурная схема умножителя с управляющим автоматом

Структурная схема умножителя двух 4-разрядных чисел, представленных в двоичном коде (целые, положительные числа), состоит из шинного мультиплексора 2 в 1, сдвигового цифрового автомата Гна четыре состояния регистра, масштабирующего аккумулятора Дрис. 1.11). мультиплексор 2 в 1 и сдвиговый регистр вправо реализуют генерации произведений. В частичных масштабирующего аккумулятора лежит синхронизируемый сумматор с сигналом разрешения тактирования (рис. 1.12).

### LIBRARY ieee; USE ieee.std\_logic\_1164.all; USE ieee.std\_logic\_unsigned.all; ENTITY avtomat IS PORT(

```
Res,clk: IN
               STD_LOGIC;
Ena Add, LoadPSC, ena shift, Stop: OUT
                                             STD LOGIC;
      : OUT STD LOGIC VECTOR(4 downto 0));
END avtomat;
ARCHITECTURE a OF avtomat IS
TYPE state_values IS (SA, SB, SC, SD);
signal state,next_state: state_values;
SIGNAL cnt: STD LOGIC VECTOR(4 downto 0);
BEGIN
statereg: process(clk,Res)
begin
       if (Res = '1') then state\leq SA;
               elsif (clk'event and clk='1') then
                              state<=next_state;
       end if:
end process statereg;
process(state)
begin
case state is
when SA=> next_state<=SB;
when SB=> next_state<=SC;
when SC=> next state<=SD;
when SD=> next state<=SA;
end case;
end process;
process (state)
begin
case state is
when SA=>Ena Add<='0';
                      LoadPSC<='0'; ena_shift<='1';
when SB=>
                      Ena Add<='1'; LoadPSC<='0';
                      ena shift<='0';
when SC=>
                      Ena Add<='0';
                      LoadPSC<='0';
```

```
ena_shift<='0';
when SD=>
                         Ena Add<='0':
                         LoadPSC<='1':
                         ena shift<='1';
end case:
end process;
process (clk, res)
        begin
                if (res = '1') then
                         cnt <=(others=>'0');
                elsif (clk'event and clk = '1') then
                         if cnt = "10001" then Stop <= '1';
                         else cnt \leq cnt+'1';
                         end if:
                end if:
end process;
       Oa \le cnt;
END a:
```

состояния

Цифровой автомат представляет собой автомат Мура на четыре состояния (SA (первое состояние), SB (второе состояние), SC (третье состояние) и SD (четвертое состояние)) и формирует три управляющих сигнала ena\_add\_temp, load\_acc и ena\_shift\_temp по срезу фронта синхроимпульса clk (пример).

Пример. Код языка VHDL управляющего автомата на четыре

которых (ena\_add\_temp, load\_acc) Два ИЗ перекрывающиеся (рис. 1.13). По активному уровню сигнала асинхронного сброса res автомат попадает в первое состояние SA, по низкому уровню res осуществляется переход по состояниям. На рис. 1.13 над сигналами ena\_shift\_temp и load асс нанесены номера состояний цифрового автомата. Так, ena shift temp сигнал активен В первом четвертом И состояниях.




Рис. 1.11. Схема умножителя в САПР ПЛИС Quatus II





Рис. 1.12. Схема масштабирующего аккумулятора






Рис. 1.14. Временные диаграммы процесса вычисления удвоенного четвертого частичного

произведения 2P(4)

Сигнал ena\_add\_temp формируется, когда автомат состоянии SB. Сигнал втором load acc находится во формируется в четвертом состоянии. Таким образом, удается обеспечить конвейерный режим работы масштабирующего аккумулятора, при этом формируемые сигналы ena\_add\_temp, load\_acc и ena\_shift\_temp являются синхронными для всех умножителя. Так, второй передний синхроимпульса оказывается ровно над половиной высокого уровня сигнал ena\_add\_temp. Что обеспечивает корректную работу синхронного сумматора (рис. 1.13). Четвертый передний фронт также оказывается ровно над половиной высоких уровней сигналов load\_acc и ena\_shift\_temp. Что обеспечивает загрузку числа с промежуточного регистра (аккумулятора) в сдвиговый регистр lpm\_shiftreg0. Пятый фронт также оказывается ровно над серединой высокого уровня сигнала ena\_shift\_temp для выполнения операции деления на 2 (сдвиг вправо).

В управляющий автомат встроен суммирующий счетчик, который подсчитывает число синхроимпульсов. И при достижении 18 (отсчет ведется с нуля) синхроимпульса вырабатывается сигнал остановки работы умножителя, который сбрасывает все регистры умножителя в ноль, кроме регистра результата (fff8), запись информации в который осуществляется низким уровнем сигнала ena\_shift\_temp.

информационные Ha входы мультиплексора (число подключаются лве константы. Множимое А) и логический адресный вход мультиплексора ноль. Ha младший разряд (множителя) подключается сдвигового регистра (мегафункция LPM\_SHIFTREG) с параллельным вводом информации и последовательным выводом. Такой (преобразователь регистр будем называть конвертор параллельного кода в последовательный) и обозначать как PSC. Регистр настроен на сдвиг вправо и имеет синхронные сигналы загрузки load и разрешения тактирования enable активные высоким уровнем. При сдвиге вправо в старший

разряд заносится логическая 1, а младший разряд теряется. В сдвиговый регистр по высокому уровню сигнала load PSC записывается число X (множитель). При этом сигнал ena X на входе enable должен быть высокого уровня, который может быть получен объединением по ИЛИ сигналов load PSC и ena PSC X. Сигнал ena PSC X является выходом цифрового автомата и получается применением операции ЗИЛИ-НЕ над сигналами ena add temp, load acc и ena shift temp, т.е. он возникает только в том случае, когда сигналы ena add temp, load acc и ena shift temp низкого уровня. В первом такте синхроимпульса сигнал ena PSC X не активен и не оказывает влияния на формирование сигнала епа X и используется при последующем сдвиге множителя Х вправо. Параллельная загрузка числа Х происходит по принципу: если активен сигнал загрузки load PSC, то, значит, должен быть активен и сигнал разрешения тактирования епа Х.

Недостатком такого решения является неразрешенный пятиразрядным сдвиговым регистром СЛВИГ вправо (lpm shiftreg0) масштабируемого аккумулятора при первом фронте синхроимпульса, на выходах которого появляется 1 в старшем разряде при активном сигнале ena shift temp, что и демонстрирует рис. 1.13. Однако это не влияет на работу масштабирующего аккумулятора, перед T.K. сдвиговый регистр перегружается правильным значением по четвертому фронту синхросигнала при активных сигналах ena shift temp. Неразрешенный load acc сдвиг проявляться последующих синхроимпульсах при при активного уровня сигнала ena shift temp. Для противодействия этому явлению старший значащий разряд p[4] регистра lpm shiftreg0 после сдвига просто игнорируется, а на вход сумматора поступает уменьшенное на два значение частичного произведения р[3..0] 4-битной c точностью представления.

Рассмотрим работу масштабирующего аккумулятора. По первому фронту синхроимпульса clk при активных

сигналах load\_PSC и ena\_X происходит загрузка числа X в сдвиговый регистр. По второму фронту синхроимпульса управляющий автомат вырабатывает синхронный тактирования ena\_add\_temp разрешения ДЛЯ сумматора масштабирующего аккумулятора. На выходах сумматора формируется первое удвоенное частичное произведение 2P(1)=P(0)+X(0)\*A (шина 2p[3..0]), равное 10 при этом P(0)=0. переноса Cout И 2P[3..0] объединяются пятиразрядную шину, значения которой сохраняются промежуточном параллельном регистре-аккумуляторе (выход sum reg 2p[4..0]) по третьему фронту синхроимпульса.

По четвертому фронту синхроимпульса при активных сигналах load\_acc и ena\_shift\_temp происходит первого удвоенного частичного произведения равного десяти в сдвиговый регистр. По пятому фронту при активном сигнале ena\_shift\_temp происходит вправо сдвиг удвоенного частичного произведения 2P(1). При этом выходах на сдвигового регистра образуется число 5. По шестому фронту ena add temp синхроимпульса при активном сигнале произойдет сложение числа А (десятичное число 10) с числом 5 и на выходах сумматора сформируется второе частичное произведение 2P(2) + P(1) + X(1) \* A равное числу 15. Что в соответствует точности принципу умножения, продемонстрированному на рис. 1.8.


На рис. 1.14 показан момент окончания счета. По 15-му фронту синхроимпульса (отсчет по тексту ведется с 1-го фронта синхроимпульса) произойдет неразрешенная загрузка четвертого бита в сдвиговый регистр PSC по высокому уровню сигнала ena\_PSC\_X и сформируется еще одна копия сигнала А т.е. X(4)\*А. Однако это тоже не повлияет на результат, т.к. последующего сложения уже не будет. Потребуются еще два такта синхроимпульса для загрузки удвоенного произведения 2P(4) в аккумулятор и последующий сдвиг вправо для формирования P(4). И по 18-му такту импульса результат умножения будет доступен в регистре результата fff8.

Было проведено тестирование разработанной схемы на предмет умножения двух 4-разрядных чисел без знака в диапазоне входных значений от 0 до 15. На рис. 1.15 показан принцип умножения десятичного числа 15 на 15, а на рис. 1.16 представлены временные диаграммы процесса умножения.

	Cou	<i>†</i> 2 тетрада	1 тетрада	1 и 2 тетрадь
a X		1111 1111		
p <sup>(0)</sup> +x <sub>0</sub> a	_	0000 1111		
$ \begin{array}{c} 2p^{(1)} \\ p^{(1)} \\ +x_1a \end{array} $	ZO ЛАН	0 1 1 1 1 0 1 1 1 1 1 1 1	1000	120
2p <sup>(2)</sup> p <sup>(2)</sup> +x <sub>2</sub> a	1	0 1 1 0 1 0 1 1 1 1 1 1	0100	180
2p <sup>(3)</sup> p <sup>(3)</sup> +x <sub>3</sub> a	1	1010 1101 1111	0010	210
2p <sup>(4)</sup> p <sup>(4)</sup>	1	1100 1110	0001	225

Рис. 1.15. Принцип умножения методом правого сдвига и сложения. Умножение десятичного числа 15 на десятичное число 15

Разработан МАС-блок ДЛЯ умножения ДВVX без разрядных чисел знака с использованием метода умножения и накопления. Управление блоком осуществляется цифрового автомата четыре на Предложенная схема реализации МАС-блока в базисе ПЛИС может быть использована при проектировании КИХ-фильтров.



## 1.5. Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе ПЛИС

Рассмотрим пример проектирования последовательностного универсального умножителя целых чисел, представленных в дополнительном коде, методом правого сдвига и сложения (МАС-блок) в базисе ПЛИС.

В качестве базовой схемы разрабатываемого МАС-блока возьмем схему умножителя целых без знаковых чисел с управляющим автоматом на четыре состояния (раздел 1.3).

Рассмотрим умножение чисел со знаком в "столбик" (рис. 1.17). Дополнение до двух можно получить, если прибавить 1 к результату обращения. Обращение логически эквивалентно инверсии каждого бита в числе. Вентили Исключающее ИЛИ можно применить для избирательной инверсии в зависимости от значения управляющего сигнала. Прибавление 1 к результату обращения можно реализовать, задавая 1 на входе переноса сумматора.

На рис. 1.18 показан принцип умножения чисел представленных дополнительным кодом, на примере умножения -5x-3.




Рис. 1.17. Вычитание с использованием дополнительного кода (дополнение до двух). Осуществляются инвертирование вычитаемого, суммирование и перенос 1 в младший разряд с последующим сложением




Рис. 1.18. Умножение в столбик (а); умножение методом сдвига множимого и последующего сложения с частичным произведением (умножение чисел -5x-3, представленных в дополнительном коде) (б)

Представление точечной процесса умножения нотации, в которой под каждой точкой подразумевается логический 0. логическая или позволяет получить рекуррентную формулу (рис. 1.19).




Рис. 1.19. Представление процесса умножения методом правого сдвига и сложения в точечной нотации

Ниже показаны примеры умножения, рассматриваемые при разработке схемы универсального умножителя.

Случай 1.	Случай 2.
Множимое - отрицательное	Множимое и множитель -
число	отрицательные числа
Множитель - положительное	-10x-11
число	
-10x11	
Случай 3.	Случай 4.
Множимое и множитель -	Множимое - положительное
четные отрицательные числа	число
-4x-4	Множитель - отрицательное
	число
	5x-3

Множитель (11) — целое положительное число, расширенное знаковым разрядом 0, представлено в прямом коде. Для удвоенных частичных произведений 2p(1), 2p(2), 2p(3), 2p(4) и 2p(5) в поле MSB (название полей произвольное) необходимо добавить логическую 1. При формировании частичных произведений методом правого сдвига p(1), p(2), p(3), p(4) и p(5) логическая 1 из поля MSB попадает в старший разряд второй тетрады (название "тетрады" в данном случае некорректно, т.к. это поле уже 5-разрядное, но сохранено для приемлемости с принципом умножения без знаковых чисел).

При сложении p(3) с x3\*а единица переноса в старший разряд, т.е. в поле MSB, игнорируется. Данная схема вычислений справедлива только для случая, когда в младшем разряде множителя находится 1.

ı	MSE	3 2 тетрада	1 тетрада
a(-10) x(11)		10110 01011	ЛАНЬ®
p(0) +x0*a		00000 10110	
2p(1) p(1) +x1*a	1	10110 11011 10110	0
2p(2) p(2) +x2*a	1	10001 11000 00000	0 1 0
2p(3) p(3) +x3(a)		1 1 0 0 0 1 1 1 0 0 1 0 1 1 0	1 0 0 1 0
2p(4) p(4) x4*a	1	10010 11001 00000	010 0010
2p5 p5	1	11001 11100	0010

⊩

	MSE	В 2 тетрада	1 тетрада
a(-10) x(-11)		10110 10101	
p(0) +x0*a		00000	
2p(1) p(1) +x1*a	1	10110 11011 00000	o
2p(2) p(2) +x2*a	1	11011 11101 10110	0 1 0
2p(3) p(3) +x3(a)	1	10011 11001 00000	10 110
2p(4) p(4) (-x4*a)	1	11001 11100 01010	110 1110
2p5 p5	0	00110 00011	1110 01110

б)

Рис. 1.20. Принцип умножения методом правого сдвига и сложения:

а) умножение -10х11; б) умножение -10х-11

При умножении двух отрицательных чисел, представленных дополнительным кодом (например, -10x-11), необходимо произвести два действия. Первое: необходимо учесть знак при представлении числа в дополнительном коде, что достигается обращением произведения старшего разряда множителя на множимое с последующим прибавлением 1 к младшему разряду. Дополнительный код произведения (-x4\*a) при x4=1 есть число 10. Перевод в дополнительный код произведения (-x4\*a) должен быть осуществлен до операции

сложения, т.е. до получения удвоенного частичного произведения 2р(5).

Второе: при формировании удвоенного частичного произведения 2p(5) необходимо произвести коррекцию, т.е. в поле MSB поставить логический ноль.

Рассмотрим умножение четных чисел со знаком (рис. 1.21). При умножении -4x-4 в поле MSB для удвоенных значений частичных произведений 2p(1) и 2p(2) должны стоять нули. А при умножении -8x-8 нуль в поле MSB должен быть еще 0 и для частичного произведения 2p(3). Далее, принцип умножения не отличается от умножения чисел, представленных дополнительным кодом (например, -10x-11).

	MS	В 2 тетрада	1 тетрада	_		MSI	В 2 тетрада	1 тетрада
a (-4) x(-4)		11100 11100			a(-8) x(-8)		11000 11000	
p(0) +x0*a		00000			p(0) +x0*a		00000	
2p(1) p(1) +x1*a	0	00000 00000 00000	0		2p(1) p(1) +x1*a	0	00000	o
2p(2) p(2) +x2*a	0	00000 00000 11100	0		2p(2) p(2) +x2*a	0	00000	0
2p(3) p(3) +x3(a)	1	11100 11110 11100	00	1	2p(3) p(3) +x3(a)	0	00000 00000 11000	00
2p(4) p(4) (-x4*a)	1	11010 11101 00100	000	ЛА	2p(4) p(4) (-x4*a)	1	11000 11100 01000	000
2p5 p5	0	00001	0000		2p5 p5	0	00100	0000
		a)	•	-		_	6)	•

Рис. 1.21. Принцип умножения методом правого сдвига и сложения: а) умножение -4х-4; б) умножение -8х-8

На рис. 1.22 показан принцип умножения методом правого сдвига и сложения в случае, когда множимое – положительное, а множитель - отрицательное числа.

/	MSI	В 2 тетрада	1 тетрада
a (5) x (-3)		00101 11101	
p(0) +x0*a		00000	
2p(1) p(1) +x1*a	0	00101 00010 00000	1
2p(2) p(2) +x2*a	0	00010 00001 00101	1 0 1
2p(3) p(3) +x3(a)	0	00110 00011 00101	0 1 0 0 1
2p(4) p(4) (-x4*a)	0	01000 00100 11011	001
2p5 p5	1	11111	0001

	MSB 2 тетрада 1 тетрада						
a (2) x (-2)		00010					
p(0) +x0*a		00000					
2p(1) p(1) +x1*a	0	00000 00000 00010	0				
2p(2) p(2) +x2*a	0	00010 00001 00010	0 00				
2p(3) p(3) +x3(a)	0	00011 00001 00010	00 100				
2p(4) p(4) (-x4*a)	0	00011 00001 11110	100 1100				
2p5 p5	1	11111	1100 11100				

Рис. 1.22. Принцип умножения методом правого сдвига и сложения: a) умножение 5x-3; б) умножение 2x-2

Разработанный МАС-блок также способен умножать числа без знака. Для этого применяется принцип, показанный на рис. 1.23. Единица переноса при сложении в поле "2 тетрада" уже не игнорируется, а переносится в поле Cout (сигнал Cout является выходом переноса многоразрядного сумматора масштабирующего аккумулятора).

	Cou	<i>t</i> 2 тетрада	1 тетрада	1 и 2 тетрадь
a X		1 1 1 1 1 1 1 1		
p <sup>(0)</sup> +x <sub>0</sub> a		0000 1111		
$2p^{(1)}$ $p^{(1)}$ $+x_1a$	0	1 1 1 1 0 1 1 1 1 1 1 1	1000	120
2p <sup>(2)</sup> p <sup>(2)</sup> +x <sub>2</sub> a	1	0 1 1 0 1 0 1 1 1 1 1 1	0100	180
2p <sup>(3)</sup> p <sup>(3)</sup> +x <sub>3</sub> a	1	1010 1101 1111	0010	210
2p <sup>(4)</sup>	1	1100 1110	0001	225

Рис. 1.23. Принцип умножения методом правого сдвига и сложения. Умножение 15x15

Поскольку принципы умножения чисел со знаком и без знака отличаются, то необходимо откорректировать код языка VHDL цифрового автомата (пример). В коде содержатся шесть операторов process, которые выполняются параллельно.

LIBRARY ieee;

USE ieee.std\_logic\_1164.all;

USE ieee.std\_logic\_unsigned.all;

**ENTITY** avtomat IS

PORT(

Res,clk: IN STD\_LOGIC;

X,A: IN STD\_LOGIC\_VECTOR(4 downto 0);

Ena Add, LoadPSC, ena shift, Stop, sub add, sign: OUT STD LOGIC;

Q\_sub\_add : OUT STD\_LOGIC\_VECTOR(4 downto 0);

Q stop : OUT STD LOGIC VECTOR(4 downto 0));

END avtomat;

ARCHITECTURE a OF avtomat IS

```
TYPE state_values IS (SA, SB, SC, SD);
signal state, next state: state values;
SIGNAL cnt_sub_add: STD_LOGIC_VECTOR(4 downto 0);
SIGNAL cnt_stop: STD_LOGIC_VECTOR(4 downto 0);
BEGIN
statereg: process(clk,Res)
begin
       if (Res = '1') then state\leq SA;
               elsif (clk'event and clk='1') then
                              state<=next_state;
       end if;
end process statereg;
process(state)
begin
case state is
when SA=> next state<=SB;
when SB=> next_state<=SC;
when SC=> next state<=SD;
when SD=> next state<=SA;
end case:
end process;
process (state)
begin
case state is
when SA=>Ena Add<='0';
          LoadPSC<='0';
          ena shift<='1';
when SB=>
               Ena Add<='1';
               LoadPSC<='0':
               ena shift<='0';
when SC=>
               Ena Add<='0';
               LoadPSC<='0';
               ena_shift<='0';
when SD=>
               Ena Add\leq='0';
               LoadPSC<='1':
```

```
ena_shift<='1';
end case:
end process;
process (clk, res)
        begin
                if (res = '1') then cnt sub add <=(others=>'0');
                elsif (clk'event and clk = '0') then
                cnt_sub_add <= cnt_sub_add+'1';
                end if:
end process;
       Q_sub_add <= cnt_sub_add;
process(cnt sub add,X,A)
                begin
                -- Случай 4
                if A(4)='0' and X(4)='1' then
                sign<='1'; sub_add<='0';
                case cnt_sub_add is
                when "10001" =>
sign<='0'; sub add<='1';
                when "10010" =>
                sign<='1'; sub_add<='1';
                when others \Rightarrow sign\leq1'; sub_add\leq0';
                end case:
                -- Для случаев 1,2 и 3
elsif A(4)='1' then
case cnt sub add is
when "00010" =>
if (X(0)='0') then sign<='1'; sub_add<='0'; else
sign<='0'; sub_add<='0'; end if;
when "00110" =>
if (X(1)='0' \text{ and } X(0)='0') then sign<='1'; sub_add<='0'; else sign<='0';
sub_add<='0'; end if;
when "01010" =>
if (X(2)=0') and X(1)=0' and X(0)=0') then sign<='1'; sub_add<='0'; else
sign<='0'; sub_add<='0'; end if; \( \)
when "01110" =>
if (X(3)=0') and X(2)=0' and X(1)=0' and X(0)=0' then sign<=1';
sub add<='0'; else sign<='0'; sub add<='0'; end if;
```

```
when "10001" =>
--2S complement else no 2S complement
if (X(4)='1') then sign<='1'; sub_add<='1'; else
sub_add<='0';sign<='0';end if;
when "10010" =>
----2S complement and 2p[5]=0 else no 2S complement and 2p[5]=1
if (X(4)='1')
or (X(4)=0') and X(3)=0' and X(2)=0' and X(1)=0' and X(0)=0'
then sign<='1'; sub add<='0'; else sub add<='0'; sign<='0'; end if;
when others \Rightarrow sign\leq '0';
                   sub add<='0';
end case:
end if:
end process;
process (clk, res)
        begin
                if (res = '1') then cnt_stop <=(others=>'0');
                elsif (clk'event and clk = '1') then
                if cnt stop = "10101" then Stop<='1';
                else cnt stop <= cnt stop+'1';
                end if:
                end if:
end process;
       Q_stop <= cnt_stop;
END a:
```

Пример. Код языка VHDL-цифрового автомата умножителя методом правого сдвига и сложения

Первые три оператора process реализуют цифровой автомат Мура на четыре состояния с логикой переходов и логикой формирования выхода для управления процессом умножения. Память состояний (регистр состояний) автомата тактируется фронтом синхроимпульса. Надо принимать во синхровход автомата clk внимание, что на подключен инвертор. Автомат формирует три управляющих сигнала ena add temp (сигнал разрешения суммирования сумматору масштабирующего многоразрядному

аккумулятора), load\_acc (сигнал разрешения загрузки в регистр со сдвигом вправо) и ena\_shift\_temp (сигнал разрешения сдвига) (рис. 1.24).

Четвертый оператор process представляет собой 5разрядный суммирующий счетчик на сигнале cnt sub add (тактируется срезом синхроимпульса clk'event and clk = '0'). образом удается обеспечить конвейерный режим работы масштабирующего аккумулятора, формируемые сигналы ena add temp, load acc и ena shift temp являются синхронными для всех регистров умножителя. Так, второй передний фронт синхроимпульса оказывается ровно над половиной высокого уровня сигнал ena add temp. Что работу обеспечивает корректную синхронного многоразрядного сумматора масштабирующего аккумулятора.

Согласно схемам на рис. 1.20-1.23 удвоенные частичные произведения 2p(1), 2p(2), 2p(3), 2p(4) и 2p(5) будут получены на 2, 6, 10 и 14 тактах сигнала ent sub add.

Пятый оператор process, в списке чувствительности которого стоит сигнал cnt\_sub\_add, используется как дешифратор случаев 4 и 1, 2 и 3. На сигнале cnt\_sub\_add осуществляется подсчет синхроимпульсов.

Рассмотрим подробно случай  $^{1}$ , 2 и 3 when "00010", "00110", "01010". Приведем примеры для множителя X: X=XXXX0 (например, 11110 BIN или -2D), X=XXX00 (например, 11100 BIN или -4D или же число со знаком -12, (10100 BIN), где четвертый разряд нулевой), X=XX000 (11000 BIN или -8D). X- или логическая 1 или логический 0. В случае обнаружения этих чисел цифровой автомат сформирует два сигнала sign<='1' и sub\_add<='0' для того, чтобы в поле MSB (2p[5]) установился логический 0. В этих случаях умножение идет согласно принципу, показанному на рис. 1.21.

Существует еще случай when "10001" когда будет подсчитан 17-й такт синхроимпульса, при достижении которого формируется двоичное дополнение. Это распространяется на умножение двух четных отрицательных

чисел и когда оба числа оказываются отрицательными, одно из которых может быть четное, а другое нечетное и наоборот.

Сигнал sub\_add используется для подачи логической 1 на вход переноса многоразрядного сумматора Сіп масштабирующего аккумулятора, в случае обнаружения 1 в старшем разряде X(4)=1, а также для селективной инверсии числа A при переводе его в обратный код.

Когда будет подсчитан 18-й такт синхросигнала (when "10010"), цифровой автомат сформирует сигналы sign<='1' и sub add<='0' и в поле MSB будет установлен логический 0.

Шестой оператор process реализует схему останова процесса умножения на суммирующем счетчике тактируемым срезом синхроимпульса. При достижении 21-го синхроимпульса вырабатывается сигнал останова Stop.

На рис. 1.24 и рис. 1.25 овалами под номерами один, два и три обведена дополнительная логика, обеспечивающая умножение чисел как со знаком, так и без. На рис. 1.24 показан уровень иерархии проекта универсального умножителя двух чисел в дополнительном коде как со знаком, так и без, в САПР ПЛИС Quatus II Web Edition 13.0.1sp1 (сборка 232). В отличие от схемы умножения беззнаковых чисел в схему введена дополнительная проверка на знак. Если сигнал gg = 1, то множимое A и множитель X - беззнаковые числа (выделен овалом под номером один). Блок complementer обеспечивает формирование обратного кола. переключения между без- и знаковыми числами обеспечивает мультиплексор mux21 (выделен овалом под номером два), на адресный вход которого подается сигнал gg. В целом принцип работы масштабирующего аккумулятора не отличается от аккумулятора ДЛЯ беззнаковых чисел за исключением увеличения разрядности всех блоков на 1 бит.

Поле MSB (рис. 1.25) формируется с помощью двух элементов "исключающее ИЛИ (XOR)". Вспомогательная схема выделена на рис. 1.25 овалом под номером три. Один из входов элемента XOR (inst10) подключен к напряжению

питания. Это необходимо для заполнения поля MSB логической 1 или логическим 0, как требуют случаи 1-4.

На рис. 1.26 и 1.27 показаны случаи 1 и 2, а на рис. 1.28 случай 4. В случае 1 в поле MSB в процессе умножения сохраняется логическая 1. В случае 2 в поле MSB при вычислении удвоенного частичного произведения 2p(5) прописывается логический 0 по 18-му такту синхроимпульса. В случае 4 в поле MSB все происходит с точностью наоборот.

На рис. 1.29 показаны тестовые схемы для умножения -10x-11 для реализации в ПЛИС серии Cyclone II. На вход coeff in[4..0] мегафункции ALTMEMMULT подключается константа -10 (22D). Такое же значение подключается и на вход АА[4..0] разработанного МАС-блока (рис. 1.29). На  $data_in[4..0]$ информационный мегафункции вход ALTMEMMULT и на вход X[4..0] MAC-блока подается число -11. На рис. 1.30 показан процесс умножения -10x-11 MACслучая, мегафункцией для когда константа загружается внешнего порта. В мегафункцию предварительно загружена константа (режим загрузки блочной памяти ПЛИС) число 3.

Итак, данном разделе разработан МАС-блок использованием метода правого сдвига и сложения для умножения чисел, представленных в дополнительном коде как четных, так и нечетных, со знаком и без для реализации в базисе ПЛИС. Предложенная схема реализации МАС-блока 21 такт синхрочастоты быть за И может умножает использована при проектировании КИХ-фильтров.






Рис. 1.24. Схема умножителя в САПР ПЛИС Quatus II. Верхний уровень иерархии






Рис. 1.25. Схема масштабирующего аккумулятора








Рис. 1.28. Временные диаграммы процесса умножения 5х-3. Результат -15





Рис. 1.29. Тестирование мегафункции ALTMEMMULT и разработанного MAC-блока



мегафункцией ALTMEMMULT. Результат 110

## 1.6. Общие сведения по программным умножителям в базисе ПЛИС

ПЛИС функциональных ДЛЯ повышения ИХ возможностей встраивают, например, для серии Cyclone III фирмы Altera аппаратные умножители, которые могут быть сконфигурированы в виде одного умножителя 18х18 либо в виде двух умножителей 9х9. Так, ПЛИС EP3CLS200 содержит 396 аппаратных умножителей 18х18, а на оставшихся ресурсах может быть реализован 891 программный умножитель 16x16. В итоге суммарное число умножителей составляет 1287 без какого-либо значительного использования логических ресурсов.

Для устройств цифровой обработки сигналов себя хорошо зарекомендовали софт-умножители (программные которые не требуют ресурсов умножители), аппаратных встроенных умножителей, В базис ПЛИС. Повысить производительность устройств цифровой обработки сигналов позволяет также использование параллельного векторного умножителя "безумножительных" схем использованием основ распределенной арифметики.

Рассмотрим параллельные программные умножители, способные произведение вычислять за один такт синхроимпульса, обеспечивая наивысшую производительность цифровой обработки сигналов. Программные умножители БИС программируемой логики (БИС ПЛ) фирмы Actel серий Fusion, IGLOO и ProASIC3 реализуются на блочной памяти меньшей размерности, чем у ПЛИС фирмы Altera и их можно рассматривать как 8-входовые LUT или таблицы произведений. Таблица произведений множимого, записанная во фрагмент блочной памяти, и называется LUT. Табл. показывает умножитель размерностью 1.2 3x3, реализованный с помощью 6-входовой LUT.

Таблица 1.2 Умножитель размерностью 3х3, реализованный с помощью 6-входовой LUT

## Множимое

Множитель

		000	001	010	011	100	101	110	111
٠ ا	000	000000	000000	000000	000000	000000	000000	000000	000000
	001	000000	000001	000010	000011	000100	000101	000110	000111
<u> </u>	010	000000	000010	000100	000110	001000	001010	001100	001110
	011	000000	000011	000110	001001	001100	001111	010010	010101
ì	100	000000	000100	001000	001100	010000	010100	011000	011100
	101	000000	000101	001010	001111	010100	011001	011110	100011
•	110	000000	000110	001100	010010	011000	011110	100100	101010
	111	000000	000111	001110	010101	011100	100011	101010	110001

Например, у ПЛИС фирмы Actel используется ОЗУ емкостью 256 слов х 8 бит (256 8-разрядных слов), а у ПЛИС фирмы Altera может использоваться память М4К, которая может быть сконфигурирована, как 128 слов х 36 бит или 256 слов х 18 бит для серии Cyclone II. Такие умножители получили название RAM-LUT-умножители или LUT-based умножители.

На рис. 1.31 показан умножитель 4х4 на базе синхронного ОЗУ емкостью 256 8-разрядных слов. Множимое (младшие четыре разряда адресной шины) и множитель (старшие четыре разряда адресной шины), представленные 4-разрядным двоичным кодом, объединяются в 8-разрядную адресную шину, адресуя своим уникальным кодом содержимое конкретной строки ОЗУ (операнды), являющееся 8-разрядным произведением.

Недостатком умножителя такого является резкое возрастание требуемого объема блочной памяти в случае увеличения его разрядности. Для умножителя размерностью 8х8 требуется 65536 16-разрядных слов. Поэтому чтобы предотвратить рост требуемой памяти практике на используется умножитель суммировании на частичных произведений в соответствии со своим весом (partial product multipliers).

На рис. 1.32 показан пример умножения десятичного числа 24 на 43. Например, произведению 2 на 4 приписывается вес 100, что равносильно сдвигу на две позиции в десятичной системе. В этом случае необходим умножитель размерностью 8х8. Однако согласно принципу умножения с использованием частичных произведений требуются четыре умножителя размерностью 4х4 для формирования четырех частичных произведений И три сумматора: (4x3+((2x3)x10))+((4x4)+((2x4)x10)x10)=1032.1.33 Ha рис. показана структурная схема такого умножителя. Также для сдвига на одну и две десятичные позиции потребуются три сдвиговых регистра на четыре разряда влево дополнительные блоки, выполняющие операции расширения знака со значением старшего разряда.




Рис. 1.31. Программный умножитель размерностью 4x4 на базе ОЗУ емкостью 256 8-разрядных слов (256x8) фирмы Actel






Рис. 1.32. Принцип умножения: а) "в столбик" по правилу умножения десятичных чисел; б) с использованием частичных произведений; в) умножение на константу




Рис. 1.33. Структурная схема умножителя размерностью 8x8 с использованием четырех умножителей размерностью 4x4

Рассмотрим программные умножители на константу. Одна из наиболее распространенных операций цифровой обработки сигналов - умножение числа на константу. Для

перемножения двух чисел достаточно иметь таблицу произведений множимого (константы) на весь ранг возможных цифр множителя (табл. 1.3) и осуществить корректное суммирование полученных частичных произведений (рис. 1.32, в).

Таблица 1.3 Умножение 4-разрядного числа на константу 24 (рис. 1.32, в)

Входы			X[	[3]
X[2]	X[1]	X[0]	0	1
	000		0	192
	001		24	216
010			48	240
	011		72	264
100			96	288
	101		120	312
	110		144	336
111			168	360

Программные умножители фирмы Actel реализуются на 8-входовых LUT. Множимое (константа) в этом случае предопределено. В этом случае необходимы два блока памяти емкостью 256 8-разрядных слов позволяющих организовать массив памяти 256 16-разрядных слов из двух блоков емкостью 256 8-разрядных слов, выходная шина которого и есть 16-разрядный результат умножения двух 8-разрядных чисел (рис. 1.34).

Программные умножители фирмы Altera. Наличие встроенной блочной памяти TriMatrix<sup>тм</sup> в ПЛИС фирмы Altera, например, типа М9К используемой в качестве LUT, в которых хранятся частичные произведения, позволяет реализовывать параллельные умножители, экономя при этом не только аппаратные умножители, но и ресурсы логических

блоков. Наличие программных и аппаратных умножителей приводит в целом к увеличению общего числа возможных умножителей.




Рис. 1.34. Программный умножитель размерностью 8х8 числа на константу на базе ОЗУ емкостью 256 16-разрядных слов фирмы Actel

Использовать программные и аппаратные умножители в проекте пользователя возможно через мегафункции. Meгафункции lpm\_mult, altmult\_add и altmult\_accum позволяют умножители. Рассмотрим использовать аппаратные мегафункцию ALTMEMMULT – программный умножитель. ALTMEMMULT Мегафункция позволяет осуществлять процесс умножения числа на константу С, при этом константа может храниться в блочной памяти ПЛИС либо загружается с внешнего порта.

Для ПЛИС серии Cyclone II возможно использовать только память M4K (128х36 бит) или режим Avto. Например, ПЛИС EP2C70 содержит 250 блоков M4K. На рис. 1.35 показана идея умножения числа на константу. В целом,

принцип умножения, показанный на рис. 1.35, не отличается от ранее рассмотренного. При этом число и константа могут быть как со знаком, так и без него. На рис. 1.36 показан принцип построения программного умножителя 16-разрядного числа на 10-разрядную константу (обозначена буквой С) с использованием блоков памяти типа М4К большего размера, чем у БИС ПЛ фирмы Actel для случая, когда константы хранятся в блочной намяти, т.е. отсутствует возможность их загрузки извне (отсутствуют адресные порты для загрузки коэффициентов).




Рис. 1.35. Идея параллельного умножения 16-разрядного числа на 10-разрядную константу

Входной 16-разрядный сигнал разделяется на два 8разрядных сигнала с именами LSB (младший значащий разряд) и MSB (старший значащий разряд). Сигнал LSB адресуется к блоку памяти M4K с одноименным названием LSB, а сигнал адресуется блоку памяти M4K К одноименным LSB названием MSB. В блочной хранятся 256 памяти предварительно вычисленных частичных произведений "LSB Частичное произведение [17..0]" частичное произведение) разрядностью 18 бит с диапазоном от 0 до 255xC, а в памяти MSB с диапазоном от 0 до (-1)xC 256 хранятся предварительно вычисленных частичных произведений с именем "MSB Частичное произведение [25..8]" (старшее частичное произведение). Далее старшее частичное произведение необходимо сдвинуть на восемь разрядов влево, а затем осуществить сквозное суммирование.




Рис. 1.36. Программный параллельный умножитель 16разрядного числа на 10-разрядную константу размерностью 16x10 с использованием двух блоков памяти типа M4K в качестве LUT фирмы Altera

Умножение фактически осуществляется за один такт синхроимпульса, необходимый для загрузки входных значений сигналов LSB и MSB в адресные порты блоков памяти. Еще два такта требуются для конвейеризации задержки вычислений, т.к. выходные значения блоков памяти, представляющие собой частичные произведения, должны быть

еще просуммированы с соответствующими весами для получения 26-разрядного результата умножения.

В качестве примера на рис. 1.37 показаны настройки мегафункции ALTMEMMULT для умножения 4-разрядного числа, представленного дополнительным кодом, и 4-разрядной константы, загружаемой из внешнего порта. В этом случае требуется 20 LUT логических блоков плюс 1 блок памяти типа M4K и 20 триггеров (20 lut+1M4K+20 reg). В случае загрузки константы из блочной памяти требуется всего лишь 1M4K.




Рис. 1.37. Мегафункция ALTMEMMULT, настроенная для реализации программного умножителя 4x4

Принцип построения на рис. 1.36 не раскрывает все тонкости такого умножителя. В частности, не показана

операция расширения знака числа. На рис. 1.38 показан принцип построения программного умножителя на константу размерностью 8х8 с использованием двух 4-входовых LUT ПЛИС серии XC4000. На рис. 1.38 обозначено: V - входной 8-разрядный сигнал; Р1 и Р2 - младшее и старшее частичные произведения; С - константа. В частности, показано, как на практике осуществляется сдвиг на четыре разряда влево. Для умножителя требуются 25 конфигурируемых логических блоков (КЛБ). Объединяя такие умножители в секции (одна фильтра), секция на отвод онжом построить КИХ-фильтр, высокопроизводительный параллельный работающий на частотах 50-70 МГц.




Рис. 1.38. Программный умножитель на константу размерностью 8x8 с использованием двух 4-входовых LUT ПЛИС серии XC4000

## 1.7. Разработка проекта умножителя размерностью 4х4 в базисе ПЛИС типа ППВМ серии Cyclone фирмы Altera с помощью учебного лабораторного стенда LESO2.1

В разделе 1.3 рассмотрено проектирование умножителя целых положительных чисел, представленных в прямом коде, размерностью 4х4 методом правого сдвига и сложения (МАС-блок), а в разделе 1.4 - проектирование умножителя целых чисел со знаком, представленных в дополнительном коде. В обоих случаях управляющие автоматы являлись оригинальными и были разработаны с использованием языка VHDL.

Рассмотрим проектирование цифрового автомата более простым способом - методом умножения в столбик. Управляющий автомат умножителя разработаем с помощью редактора состояний САПР Quartus II (State Machine Viewer). Далее реализуем умножитель размерностью 4х4 в базисе ПЛИС типа ППВМ серии Cyclone EP1C3T144C8N фирмы Altera с помощью учебного лабораторного стенда LESO2.1 (Лаборатории электронных средств обучения, ЛЭСО ГОУ ВПО «СибГУТИ») отечественной разработки. Учебный лабораторный стенд предназначен для обучения основам проектирования цифровой техники на основе ПЛИС.

Так как САПР Quartus II Web Edition version 13.0.1 сборка 232 не поддерживает ПЛИС серии Cyclone, то необходимо перейти на более раннюю версию Quartus II Web Edition version 9.1.

На рис. 1.39 и рис. 1.40 показаны верхний и нижний уровни иерархии проекта умножителя (P=B(множимое)\*A(множитель)) размерностью 4х4. Сигнал А (множитель) следует рассматривать как число, а сигнал В - как

константу (множимое). Умножитель настроен на умножение двух чисел 10х10. Умножитель состоит из двух однотипных регистров ShiftN, сдвигающих влево или вправо в зависимости от сигнала DIR задающего направление сдвига (пример 1), детектора нуля AllZero, управляющего автомата avt на пять 2), состояний 8-разрядного (пример сумматора на мегафункции lpm\_add\_sub, шинного мультиплексора на мегафункции lpm\_mux 8-разрядного И регистра на мегафункции lpm\_dff, выполняющего роль аккумулятора. Один из регистров ShiftN (DIR=0), на вход которого подается число А, работает как преобразователь параллельного кода в последовательный, параллельный выход SRA[7..0] нужен лишь для детектирования нуля.

Рис. 1.41 демонстрирует принцип работы управляющего автомата. Автомат принимает пять состояний с именами Check\_FS, Init\_FS, Adder\_FS, shift\_FS, End\_mult. В каждом из состояний активным является один из сигналов Init, Add, Shift и Done. Автомат разработан по "классической" схеме с использованием одного оператора Process (однопроцессный шаблон) для описания памяти состояний и логики переходов.




Рис. 1.39. Умножитель размерностью 4х4. Верхний уровень иерархии




Рис. 1.40. Умножитель размерностью 4х4. Нижний уровень иерархии

Автомат инициализируется высоким уровнем сигнала Start синхронизируемого синхросигналом clk, переводящим выход Init в активное состояние. При высоком уровне сигнала Init происходит загрузка обоих СДВИГОВЫХ регистров параллельным кодом. Если на вход LSB все время будет поступать логическая 1 (младший разряд SRA[0] 8-разрядного сигнала SRA[7..0]) с выхода сдвигового регистра ShiftN при DIR=0, то управляющий автомат будет вырабатывать сигналы "сложить" (Add) И "сдвинуть" (Shift). Это например, при загрузке числа 15D (1111BIN). На рис. 1.42 показан пример умножения чисел 10х10. Результат 100. По процесса умножения вырабатывается окончании готовности Done.




Рис. 1.41. Тест цифрового автомата




Рис. 1.42. Тестирование умножителя на примере умножения 10x10. Результат 100

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
entity ShiftN is
port(CLK, CLR, LD, SH, DIR: in STD_LOGIC;
D: in std_logic_vector(3 downto 0);
Q: out std_logic_vector(7 downto 0));
end ShiftN:
architecture a of ShiftN is
 begin
 process (CLR, CLK)
 variable St: std logic vector(7 downto 0);
 subtype InB is natural range 3 downto 0;
     begin
          if CLR = '1' then
               St := (others => '0'); Q <= St;
          elsif CLK'EVENT and CLK='1' then
               if LD = '1' then
                    St:=(others=>'0');
                    St(InB) := D;
                    Q \leq St:
               elsif SH = '1' then
                    case DIR is
                    when 0' \Rightarrow St := 0' \& St(St'LEFT downto 1);
                    when '1' => St := St(St'LEFT-1 \text{ downto } 0) \& '0';
                    end case;
                    Q \leq St;
               end if:
          end if:
     end process;
end a:
Пример 1. Сдвиговый регистр на языке VHDL
```

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY avt IS
  PORT (
    res: IN STD_LOGIC;
    clk: IN STD LOGIC;
    Start: IN STD_LOGIC;
    LSB: IN STD LOGIC;
    Stop: IN STD LOGIC;
    Done: OUT STD LOGIC;
    Init: OUT STD LOGIC;
    Add: OUT STD LOGIC:
    Shift : OUT STD_LOGIC);
END avt:
ARCHITECTURE BEHAVIOR OF avt IS
TYPE type fstate IS (Check FS,Init FS,Adder FS,shift FS,End mult);
  SIGNAL fstate: type fstate:
  SIGNAL reg fstate: type fstate;
BEGIN
Init <='1' when reg fstate = Init FS else '0';
Add <='1' when reg_fstate = Adder_FS else '0';
Shift <='1' when reg fstate = shift FS else '0';
Done <='1' when reg fstate = End mult else '0';
process (clk, res) begin
if res = '1' then reg fstate <= End mult;
elsif clk'event and clk = '1' then
case reg fstate is
when Init_FS => reg_fstate <= Check_FS;
when Check FS =>
               if LSBJAMP then reg fstate <= Adder FS;
               elsif Stop ='0' then reg fstate <= shift FS;
               else reg fstate <= End mult;
               end if:
when Adder FS => reg fstate <= shift FS;
when shift FS => reg fstate <= Check FS;
when End_mult => if Start = '1' then reg_fstate <= Init_FS; end if;
end case:
end if:
end process;
END BEHAVIOR:
Пример 2. Код языка VHDL управляющего автомата
```

Разработаем цифровой автомат c использованием редактора состояний встроенного конечного автомата (рис. 1.43) и извлечем код языка VHDL в автоматическом режиме. Используется двухпроцессный шаблон. оператор Process описывает блок регистров (память состояний) для хранения состояний автомата. Второй оператор Process используется для описания логики переходов формирования выхода (пример 3). Тестирование умножителя на примере умножения 5х5 показано на рис. 1.44. Общие сведения по числу задействованных ресурсов в проекте показаны в табл. 1.4.




Рис. 1.43. Граф-автомат, разработанный с помощью редактора состояний (а) и синтезированный граф-автомат (меню Netlist Viewers/State Machine Viewer)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY avt flow IS
PORT (
reset : IN STD_LOGIC := '0';
clock: IN STD_LOGIC;
Start: IN STD_LOGIC:= '0';
LSB : IN STD_LOGIC := '0';
Stop: IN STD LOGIC := '0';
Done: OUT STD LOGIC;
Init: OUT STD LOGIC;
Add: OUT STD LOGIC;
Shift: OUT STD LOGIC
  );
END avt flow;
ARCHITECTURE BEHAVIOR OF avt flow IS
TYPE type fstate IS (Check FS,Init FS,Adder FS,shift FS,End mult);
  SIGNAL fstate: type_fstate;
  SIGNAL reg fstate: type fstate;
BEGIN
  PROCESS (clock,reg_fstate)
  BEGIN
    IF (clock='1' AND clock'event) THEN
       fstate <= reg fstate;
    END IF:
  END PROCESS;
  PROCESS (fstate,reset,Start,LSB,Stop)
  BEGIN
    IF (reset='1') THEN
       reg fstate <= End mult;
       Done <= '0';
       Init <= '0';
       Add \le '0':
       Shift <= '0':
    ELSE
       Done \leq 0';
       Init <= '0';
       Add \le 0;
                                70
       Shift <= '0';
```

```
CASE fstate IS
  WHEN Check FS =>
    IF ((NOT((LSB = '1')) AND (Stop = '1'))) THEN
       reg_fstate <= End_mult;
    ELSIF ((LSB = '1')) THEN
       reg fstate <= Adder FS;
    ELSIF ((NOT((Stop = '1')) AND NOT((LSB = '1')))) THEN
       reg_fstate <= shift_FS;
    -- Inserting 'else' block to prevent latch inference
    ELSE
       reg_fstate <= Check_FS;
    END IF;
  WHEN Init FS =>
    reg_fstate <= Check_FS;
    Init <= '1';
  WHEN Adder FS =
    reg_fstate <= shift_FS;
    Add <= '1';
  WHEN shift_FS =>
    reg fstate <= Check FS;
    Shift <= '1';
  WHEN End mult =>
    IF ((Start = '1')) THEN
       reg fstate <= Init FS;
    ELSIF (NOT((Start = '1'))) THEN
       reg fstate <= End mult;
    -- Inserting 'else' block to prevent latch inference
    ELSE
       reg_fstate <= End_mult;</pre>
    END IF;
    Done <= '1';
```



WHEN OTHERS =>
Done <= 'X';
Init <= 'X';
Add <= 'X';
Shift <= 'X';
report "Reach undefined state";
END CASE;
END IF;
END PROCESS;
END BEHAVIOR;

Пример 3. VHDL-код, извлеченный в автоматическом режиме из граф-автомата, созданного с помощью редактора состояний в САПР Quartus II




Рис. 1.44. Тестирование умножителя на примере умножения 5x5. Результат 25

Таблица 1.4 Общие сведения по числу задействованных ресурсов ПЛИС Cyclone EP1C3T144C8N

Логические	Триггеры	Таблицы	Рабочая
элементы	логических	перекодировок	частота в
(Logic Cells,	элементов	(LUT-only LC)	наихудшем
ЛЭ)	(LC Registers)		случае
			Fmax, МГц
47	41	6	275

Стенд подключается к персональному компьютеру через порт USB. Для записи файла конфигурации в память ПЛИС через порт USB персонального компьютера требуется преобразовать \*.sof-файл в формат с расширением \*.rbf.

Загрузка конфигурационного файла в ПЛИС производится с помощью отдельной программы – загрузчика (12flash.exe).

Входные и выходные контакты к внешним выводам ПЛИС подключены помощью Assignments/Pins c меню (рис. 1.45). Из-за того, что стенд имеет 8 переключателей S1-S8, пришлось отказаться от загрузки чисел с внешних портов (4-разрядные сигналы A и B) и от сигнала Done, так как доступно всего лишь 8 светодиодов. Умножаемые числа сохраняются константах (мегафункция предварительно В LPM constant). Далее необходимо следовать рис. 1.44 и 1.45. Светодиоды LED1-LED8 отображают результат умножения (8-разрядный сигнал Product[7..0]). В проекте принято, что LED8 (pin 121) - младший значащий разряд.

Для подачи тактовых импульсов с помощью кнопки Bottom необходимо использовать фильтр (блок Antitinkling). блок предназначен Данный ДЛЯ подавления дребезга контактов. Из-за непосредственное этого явления подключение кнопки с механическим замыканием контактов к цифровой схеме не всегда допустимо. Суть дребезга заключается в многократном неконтролируемом замыкании и размыкании контактов в момент коммутации, в результате чего на цифровую схему подается множество импульсов вместо одного.

Частота тактового генератора в учебных стендах LESO2 равна 6 МГц, в стендах LESO2.1 и LESO2.3 - 50 МГц. Делитель частоты должен обеспечить интервал импульсами больше, чем длительность дребезга и менее чем длительность нажатия кнопки. На рис. 1.46 показана схема дребезга использованием суммирующего подавителя c счетчика-делителя частоты. В нашем случае 19-разрядный счетчик обеспечивает коэффициент счета 524287 и выходной сигнал cout с пониженной частотой 95,37 Гц (100 Гц – период 10 мс). Время дребезга кнопки примерно составляет 2 мс.




Рис. 1.45. Схема умножителя с подключенными внешними выводами




Рис. 1.46. Подавитель дребезга с использованием суммирующего счетчика-делителя частоты (а) и временные диаграммы его работы (б)

На рис. 1.47 и 1.48 показано тестирование умножителя на примере умножения 5х5. Тестирование осуществляется следующим образом. Согласно рис. 1.44 щелкаем переключателем S2 (ріп 50), выполняющим роль асинхронного

сигнала res. Переводим в верхнее положение переключатель S3 (pin 51) – сигнал start, далее нажимаем на кнопку Button (pin 37) один раз, происходит загрузка чисел в умножитель. Переводим переключатель S3 в нижнее положение. Щелкаем три (рис. 1.47) и пять раз (рис. 1.48) кнопкой Button для имитации подачи синхросигнала. Итоговый результат умножения десятичное число 25, а процесс умножения осуществляется за 9 тактов синхрочастоты.

Запрограммировать ПЛИС возможно с помощью Altera USB Blaster без предварительного преобразования \*.sof-файла в формат \*.rbf (рис. 1.49). Программирование осуществляется непосредственно в САПР Quartus II (меню Tools/Programmer). В этом случае питание лабораторного стенда LESO2.1 осуществляется через USB-кабель а программирование осуществляется через JTAG-интерфейс.

Учебный лабораторный стенд LESO2.1 отечественной разработки содержит хороший функциональный набор для занятий по цифровой схемотехнике и может быть использован для изучения основ проектирования комбинационных и последовательностных устройств в базисе ПЛИС.






Рис. 1.47. Тестирование умножителя на примере умножения 5х5. Промежуточный результат 5




Рис. 1.48. Тестирование умножителя на примере умножения 5х5. Итоговый результат 25




Рис. 1.49. Окно утилиты программирования ПЛИС

## 2. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ ФИЛЬТРОВ В БАЗИСЕ ПЛИС

## 2.1. Проектирование КИХ-фильтров с использованием системы визуально-имитационного моделирования Matlab/Simulink

Рассмотрим особенности проектирования КИХ-фильтра в системе Matlab/Simulink (пакет Signal Processing, среда FDATool) и с применением мегафункции Mega Core FIR Compiler САПР ПЛИС Quartus II Altera.

Главным достоинством среды FDATool от других программ расчетам КИХ-фильтров является возможность генерации кода языка VHDL с помощью приложения Simulink HDL Coder. Сгенерированный в автоматическом режиме код языка VHDL может быть использован в системе цифрового моделирования ModelSim (Mentor Graphics HDL simulator).

Ha амплитудно-частотная 2.1 показана рис. характеристика (АЧХ) КИХ-фильтра. Серые области на рис. 2.1 демонстрируют допуски, превышать границы которых АЧХ фильтра не должна. Исходные данные для расчета КИХфильтра: частота взятия отчетов  $F_s$ ; выбор порядка фильтра пропускания  $f_n$ ; граница полосы полосы n:граница задерживания (подавления)  $f_s$ ; неравномерность АЧХ в полосе (полосах) пропускания  $\delta_1$  ( $R_n$ ); минимальное затухание в полосе задерживания  $\delta_2$  ( $R_s$ ).

На практике, как правило, вместо  $\delta_1, \delta_2$  задают логарифмические величины  $R_n, R_s$ , заданные в децибелах:

$$\begin{split} A_p &= 20 \lg \frac{1 + \delta_1}{1 + \delta_1} \, . \\ A_a &= 20 \lg \delta_2 \end{split} \label{eq:Approx}$$




Рис. 2.1. Амплитудно-частотная характеристика фильтра нижних частот

Для построения специализированного устройства, реализующего алгоритм цифровой фильтрации, могут быть использованы регистры, умножители, сумматоры и т.д. – и соответствующее управляющее устройство для управления последовательностью операций. После расчета коэффициентов и выбора структуры фильтра решаются вопросы выбора кодирования чисел (прямой или дополнительный код), способов их представления (с фиксированной или плавающей запятой) и выбора элементной базы.

Исходные данные для расчета КИХ-фильтра нижних частот показаны в табл. 2.1. Пример расчета КИХ-фильтра в среде FDATool показан на рис. 2.2. Среда FDATool представляет графический интерфейс для расчета фильтров и просмотра их характеристик. На вкладке Design Filter зададим тип синтезируемой AЧХ - фильтр нижних частот, тип фильтра — нерекурсивный (FIR), метод синтеза — метод окон (синтез с использованием весовых функций).

Таблица 2.1 Исходные данные для расчета КИХ-фильтра нижних частот

Параметры фильтра	Значение
Фильтр нижних частот	Low Pass
Частота взятия отсчетов $F_s$ , $\Gamma$ ц	48000
Неравномерность АЧХ в полосе	1
пропускания $R_{_p}$ , Дб	
Минимальное затухание в полосе	80
задерживания $R_s$ , Дб	
Переходная полоса, Гц	2400
Частота среза, $F_c$ , Гц	9600
Тип окна	Blackman

Среда FDATool поддерживает больше методов синтеза, чем мегафункция Mega Core FIR. Преимущество мегафункции в том, что порядок проектируемого КИХ-фильтра (число отводов) оценивается автоматически, но синтез АЧХ осуществляется методом окон.

Этот недостаток компенсируется возможностью коэффициентов проектируемого фильтра, загрузки полученных, например, с использованием среды FDATool. При проектировании КИХ-фильтра в среде FDATool используются следующие методы: Equiriple синтез фильтров равномерными пульсациями AЧX методом Ремеза; Least-Squares – минимизация среднеквадратичного отклонения АЧХ от заданной и метод окон (Window). В разделе Filter Order КИХ-фильтра зададим порядок КИХ-фильтра. Порядок зададим тот, который рекомендует выбрать мегафункция Меда Core FIR. Мегафункция также предлагает и метод синтеза (окно Blackman - Блекмена). Расчет фильтра осуществляется нажатием кнопки Design Filter. На рис. 2.2 показана АЧХ, вычисленная с использованием формата с плавающей (штрихпунктирная линия) и формата с фиксированной запятой (непрерывная линия).




Рис. 2.2. Интерфейс среды FDATool. Пример расчета AЧX КИХ-фильтра

На рис. 2.3 показана синтезируемая АЧХ (задается комплексный коэффициент передачи |H(f)|, определенный в диапазоне частот от нуля до  $F_2/2$ ). Частота среза задается равной  $F_c=9600\,\Gamma$ ц. В мегафункции Mega Core FIR Compiler задается переходная полоса (Transition Bandwith), равная 2400  $\Gamma$ ц,и частота среза, равная 9600  $\Gamma$ ц (обозначается как cutoff freq (1)).

В методе окон |H(f)| обратное преобразование Фурье характеристики дает бесконечную В обе этой стороны последовательность отсчетов импульсной характеристики. Для КИХ-фильтра получения заданного порядка эта последовательность усекается путем выбора центрального длины. Для ослабления паразитных фрагмента нужной методе синтеза усеченная эффектов в этом импульсная характеристика умножается на весовую функцию (окно), плавно спадающую к краям. ЛАНЬ




Рис. 2.3. Характеристики синтезируемой AЧX (окно Blackman) КИХ-фильтра в среде FDATool

позволяет Realize Model Вкладка импортировать спроектированный КИХ-фильтр (модель) в Simulink (рис. 2.2). На рис. 2.4, а показана модель КИХ-фильтра (имя модели Filter simulink), построенная как с использованием базовых (задержка, коэффициент элементов усиления) сумма, фильтров, так и с использованием цифровых S-функции (модель КИХ-фильтра, построенная использованием c мегафункции Mega Core FIR Compiler). На рис. 2.4, б показан сигнал до фильтрации, а на рис. 2.4, в и г после. Меню Targets опция Generate HDL позволяют сгенерировать код фильтра на языке VHDL (рис. 2.5). Выберем параллельную архитектуру КИХ-фильтра, обладающего высокой производительностью.




Рис. 2.4. Имитационная модель КИХ-фильтра в системе Matlab/Simulink (а) и сигнал до (б) и после фильтрации КИХ-фильтром нижних частот с использованием среды FDATool (в) и с использованием мегафункции Core FIR Compiler САПР ПЛИС Quartus




Рис. 2.5. Окно Simulink HDL Coder

## **2.2.** Проектирование параллельных КИХ-фильтров в базисе ПЛИС

На рис. 2.6 показаны структуры фильтров, характерные для реализации в базисе сигнальных цифровых процессоров, а на рис. 2.7 показаны структуры фильтров, характерные для ПЛИС. реализации базисе В качестве матричных быть умножителей ΜΟΓΥΤ использованы параллельные векторные умножители. На рис. 2.8 показан 2-разрядный векторный умножитель с использованием двух идентичных таблиц перекодировки LUT1 и LUT2 для формирования частичных произведений P1(n) и P2(n), которые необходимо сложить с учетом их веса. Каждая LUT образована из четырех LUT логических элементов (ЛЭ) ПЛИС. Результат вычисления P2(n) необходимо сдвинуть на один разряд влево. Такой умножитель может быть использован для структуры фильтра четыре отвода два бита при 2-разрядном представлении коэффициентов. В случае если число отводов останется постоянным (например, четыре случае симметрии коэффициентов фильтра), а разрядность входного сигнала, подлежащего фильтрации, и коэффициентов фильтра составит восемь бит, то уже потребуется восемь LUT, каждая LUT содержать ЛЭ. которых будет восемь При увеличивается многоразрядных число сумматоров операций сдвига (рис. 2.9).

Параллельные КИХ-фильтры, реализованные в базисе ПЛИС, обладая наивысшим быстродействием, позволяют получать результат фильтрации, например, для КИХ-фильтра со структурой 120 отводов 12 бит уже после первого синхроимпульса, последовательные через 12, а фильтр в базисе ЦОС-процессоров через 120 синхроимпульсов.




Рис. 2.6. Параллельный (а) и последовательный фильтры (б) на четыре отвода для реализации в базисе цифровых сигнальных процессоров




Рис. 2.7. Обобщенное представление структур КИХ-фильтров: а) параллельных; б) последовательных




Рис. 2.8. Параллельный векторный умножитель четырех 2-разрядных сигналов на четыре 2-разрядные константы с использованием LUT ЛЭ в ПЛИС серии FLEX




Рис. 2.9. Параллельный векторный умножитель четырех 8-разрядных сигналов на четыре 8разрядные константы с использованием LUT ЛЭ в ПЛИС серии FLEX





Рис. 2.10. Использование параллельного векторного умножителя четырех 8-разрядных сигналов на четыре 8-разрядные константы в составе КИХ-фильтра на восемь отводов с симметричными коэффициентами в базисе ПЛИС ХС4000, построенного с использованием параллельной распределенной арифметики



умножителя в базисе ПЛИС ХС4000 (а) и производительность фильтра в зависимости от числа Рис. 2.11. Число задействованных ресурсов для реализации параллельного векторного отводов при частоте тактирования 120 МГц




Рис. 2.12. Симметричный КИХ-фильтр со структурой десять отводов десять бит с точностью представления коэффициентов 10 бит с использованием последовательной распределенной арифметики




Рис. 2.13. Параллельная реализация КИХ-фильтра на четыре отвода с использованием четырех блоков в САПР ПЛИС Quartus II (мегафункция ALTMULT\_ACCUM)




Рис. 2.14. Параллельная реализация КИХ-фильтра на четыре отвода с использованием четырех перемножителей в блоке (мегафункция ALTMULT\_ADD, линия задержки такая же, как и на рис. 2.13) ЛАНЬ




Рис. 2.15. Временные диаграммы работы параллельных фильтров на четыре отвода с использованием мегафункции ALTMULT\_ACCUM и ALTMULT\_ADD




Рис. 2.16. Параллельная реализация КИХ-фильтра на четыре отвода с использованием четырех перемножителей в блоке (мегафункция ALTMULT\_ACCUM, линия задержки построена на внутренних регистрах перемножителей MULT0-MULT3)




Рис. 2.17. Временные диаграммы работы фильтра на четыре отвода с использованием мегафункции ALTMULT\_ACCUM




Рис. 2.18. Умножение 11 на 10 с помощью мегафункции ALTMEMMULT




Рис. 2.19. Временные диаграммы умножения 11 на 10. По умолчанию в мегафункцию загружена константа 3. Результат 110

Рис. 2.10 показывает использование параллельного векторного умножителя четырех 8-разрядных сигналов на четыре 8-разрядные константы в составе КИХ-фильтра на 8 отводов с симметричными коэффициентами. Симметричность коэффициентов позволяет использовать пресумматоры на выходах линии задержки, что и обеспечит формирование четырех 8-разрядных сигналов. Рис. 2.11, а демонстрирует число задействованных конфигурируемых логических блоков (КЛБ) для реализации параллельного векторного умножителя в базисе ПЛИС серии ХС4000. Для симметричного КИХ-фильтра со структурой 8 отводов 8 бит с точностью представления коэффициентов 8 бит потребуется 122 КЛБ ПЛИС серии ХС4000 фирмы Хіlіпх, при этом обеспечивается быстродействие 50-70 MSPS.

В случае последовательной структуры (рис. 2.7, б) единственная LUT одна ДЛЯ 2.12). произведений частичных (рис. Такой фильтр обрабатывает только один разряд входного сигнала в течение такта. Последовательно вычисляемые частичные произведения накапливаются в масштабирующем аккумуляторе. После N для N+1несимметричного тактов синхроимпульсов И симметричного фильтра на выходе появляется результат, где N разрядность входного сигнала подлежащего фильтрации. Для обеспечения правильной работы фильтра требуется Производительность управляющий автомат. определяется как fclk/N для несимметричного и как fclk/N+1 для симметричного фильтра. Рис. 2.11, б показывает, что с ростом числа отводов производительность фильтра остается постоянной, в то время как у фильтра на базе ЦОС-процессора с использованием МАС-блоков начинает резко падать при числе отводов более 16.

Перемножители сигналов играют ключевую роль в проектировании высокопроизводительных цифровых фильтров.

Покажем различные варианты реализации КИХфильтров с использованием перемножителей на мегафункциях ALTMULT\_ACCUM, ALTMULT\_ADD и ALTMEMMULT САПР Quartus II компании Altera в базисе ПЛИС, а затем сосредоточим внимание на реализации умножения методом правого сдвига с накоплением, применяемого для разработки масштабирующего аккумулятора.

Рассмотрим уравнение КИХ-фильтра (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой), которое представляется как арифметическая сумма произведений:

$$y = \sum_{k=0}^{K-1} C_k \cdot x_k , \qquad (2.1)$$

где y — отклик цепи;  $x_k$  — k — я входная переменная;  $C_k$  — весовой коэффициент k — й входной переменной, который является постоянным для всех n; K - число отводов фильтра.

В качестве простейшего примера рассмотрим три варианта проектирования параллельного КИХ-фильтра на четыре отвода:  $y = C_0x_0 + C_1x_1 + C_2x_2 + C_3x_3$  с использованием мегафункций САПР ПЛИС Quartus II компании Altera, объединенных общей идеей использования перемножителей цифровых сигналов и "дерева сумматоров". Предположим, что коэффициенты фильтра целочисленные со знаком, известны и равны  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ . На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д., т.е. согласно формуле  $y = C_0x_0 + C_1x_1 + C_2x_2 + C_3x_3$ .

Первый вариант. Параллельная реализация КИХфильтра на четыре отвода с использованием четырех блоков умножения с накоплением. В проекте используются четыре мегафункции ALTMULT ACCUM (рис. 2.13). Каждый блок использует один перемножитель И один сумматораккумулятор. Для параллельной реализации фильтра на четыре отвода требуются четыре блока и три дополнительных многоразрядных сумматора, связанных принципу "дерево сумматоров". Для того чтобы фильтр работал корректно, необходимо осуществлять синхронную произведения каждый сумматорзагрузку каждого В

аккумулятор каждого блока, для этого используется дополнительный вход мегафункции accum\_sload. На рис. 2.13 также показана внешняя линия задержки на четыре отвода из трех 4-разрядных регистров, тактируемых фронтом синхросигнала. Коэффициенты фильтра представляются в двоичном виде с учетом знака числа и загружаются с помощью мегафункции LPM CONSTANT.

Параллельная Второй вариант. реализация четыре отвода с использованием четырех перемножителей в блоке на мегафункции ALTMULT ADD (функция умножения и сложения) в САПР ПЛИС Quartus II показана на рис. 2.14. В мегафункции ALTMULT ACCUM используется три встроенных сумматора. Профильтрованные показаны на рис. 2.15. Сравнивая временные диаграммы, видим, что профильтрованные значения на выходе у двух фильтров, построенных на разных мегафункциях, совпадают.

разработку Значительно КИХ-фильтра упростить мегафункции позволяет иное использование ALTMULT ACCUM (модификация варианта 1). Фактически это одна мегафункция (блок с четырьмя перемножителями), в линия задержки организована внутренних на регистрах располагающихся на входах перемножителей. В мегафункции используются встроенные два сумматора и один сумматор-аккумулятор (рис. 2.16). Временные диаграммы работы фильтров, показанные на рис. 2.17, не отличаются от диаграмм на рис. 2.15.

Третий вариант. Рассмотрим умножение десятичного числа 11 на 10 на примере мегафункции ALTMEMMULT Мегафункция ALTMEMMULT (рис. 2.18). (программный умножитель) предназначена ДЛЯ умножения константу, которая хранится в блочной памяти ПЛИС (М512, M4K, M9K MLAB-блоки), а обеспечивая наивысшее быстродействие, лимитируемое латентностью. Однако константу можно загрузить и из внешнего порта.

Считаем, что десятичное число 10 – это константа и загружается из внешнего порта. По умолчанию, в

мегафункцию загружена, например, константа 3. Латентность мегафункции - 2, т.е. доступность результата умножения числа на константу, если константа хранится в памяти мегафункции, возможно уже после 2 синхроимпульсов (высокий уровень сигнала done, соответствующий порту load\_done). Число 3, загруженное в мегафункцию по умолчанию, умноженное на число 11, с входного порта data\_in[3..0] дает результат 33. Далее, синхронный сигнал загрузки load (порт sload\_coeff) разрешает загрузку числа 10 в перемножитель. Низкий уровень сигнала done в течение 16 тактов синхрочастоты говорит о идет процесс умножения. И лишь TOM. синхроимпульса при высоком уровне сигнала done на выходе появляется требуемое число 110. Таким образом, процесс умножения составляет 20 синхроимпульсов OT появления сигнала load (рис. 2.19).

Применяя мегафункцию ALTMEMMULT, разработаем параллельную реализацию КИХ-фильтра на четыре отвода с использованием четырех перемножителей (4 блока по 1 перемножителю в каждом) в САПР ПЛИС Quartus II и дерева сумматоров (рис. 2.20). Внешняя линия задержки состоит не из трех регистров, как в первых двух вариантах, а из четырех регистров. Дополнительно требуется, как и в первом варианте, три однотипных многоразрядных сумматора.

Латентность каждого умножителя равна двум. В каждый умножитель по умолчанию загружено число 0. Временные диаграммы работы фильтра на четыре отвода с использованием мегафункции ALTMEMMULT показаны на рис. 2.21. Коэффициенты фильтра  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$  загружаются из внешнего порта. Для этих целей используется мегафункция LPM\_CONSTANT.

Рассмотрим вариант, когда коэффициенты фильтра загружаются из блочной памяти в ПЛИС. В мегафункции ALTMEMMULT коэффициенты представляются как целочисленные значения со знаком (рис. 2.22). Временные диаграммы работы фильтра на четыре отвода с использованием мегафункции ALTMEMMULT показаны на

рис. 2.23. Сравнивая рис. 2.21 и рис. 2.23, видим, что быстродействие фильтра в этом случае значительно увеличивается за счет хранения коэффициентов в блочной памяти. Фильтр на мегафункции ALTMULT\_ACCUM (вариант 1) является самым затратным, т.к. требует 16 аппаратных перемножителей, три дополнительных сумматора и внешнюю линию задержки (табл. 2.2, АЛМ-адаптивный логический модуль).

оптимальным лю числу используемых Наиболее ресурсов ПЛИС является модификация варианта 1 (рис. 2.16), которая позволяет построить параллельный КИХ-фильтр на четыре отвода с использованием всего лишь одного блока со встроенными перемножителями в количестве четырех штук, двумя сумматорами, сумматором-аккумулятором и линией задержки. Мегафункция ALTMULT ADD (рис. 2.14) параллельный построить КИХ-фильтр использованием всего лишь одного блока со встроенными перемножителями и сумматорами. Использование внешней задержки трех регистров ИЗ незначительному увеличению ресурсов и не сказывается на Экономия ресурсов быстродействие. ПЛИС модифицированном и во втором вариантах достигается за счет использования встроенных четырех аппаратных перемножителей размерностью 18х18. Фильтр на мегафункции ALTMEMMULT с загрузкой коэффициентов из внешнего порта обладает пониженным быстродействием (рис. 2.20). Использование же блочной памяти (рис. 2.22) для хранения коэффициентов фильтра внутри ПЛИС значительно упрощает процесс разработки и не приводит существенному К увеличению ресурсов за счет использования внешней линии на четырех регистрах, дополнительных однотипных многоразрядных сумматоров снижает И быстродействие проекта.





Рис. 2.20. Параллельная реализация КИХ-фильтра на четыре отвода с использованием четырех построена на четырех регистрах, коэффициенты фильтра загружаются из внешнего порта) умножителей в САПР ПЛИС Quartus II (мегафункция ALTMEMMULT, линия задержки



мегафункции ALTMEMMULT (коэффициенты фильтра загружаются из внешнего порта)





Рис. 2.22. Параллельная реализация КИХ-фильтра на четыре отвода с использованием четырех перемножителей в САПР ПЛИС Quartus II (мегафункция ALTMEMMULT, линия задержки построена на четырех регистрах, коэффициенты фильтра загружаются из блочной памяти)



мегафункции ALTMEMMULT (коэффициенты фильтра загружаются из блочной памяти ПЛИС) Рис. 2.23. Временные диаграммы работы фильтра на четыре отвода с использованием

Таблица 2.2

Анализ задействованных ресурсов ПЛИС серии Stratix при реализации параллельных КИХфильтров на четыре отвода с использованием различных мегафункций

Tarrib	pop na god	ipe of boda e ne	лользованием ра	фильтров на тетвере отвода е использованием различные мет афупидии	INLUMI
Ресурсы ПЛИС	Mera	Мегафункция	Мегафункция	Мегафункция	Мегафункция
серии Stratix	ALTMUL	ALTMULT_ACCUM.	ALT-	ALTMEM-	ALTMEMMULT.
	Четыре бло	Четыре блока по одному	MULT_ADD.	MULT.	Четыре блока по
	перемн	перемножителю в	Четыре	Четыре блока	одному
	каждом, вн	каждом, внешняя диния	перемножителя в	по одному	перемножителю в
	задерж	задержки из трех	блоке, внешняя	перемножителю	каждом
	регистр	регистров / четыре	линия задержки	в каждом	(коэффициенты
	перемножи	перемножителя в блоке,	из трех	(коэффициенты	® фильтра
	встроен	встроенная линия	регистров	фильтра	загружаются из
	зад	задержки		загружаются из	блочной памяти)
				внешнего порта)	
	Вариант 1	Модифи-	Вариант 2	Bapı	Вариант 3
		кация			
		варианта 1			
1	2	3	4	5	9
Кол-во АЛМ для	18	0	0	181	18
реализации					
комбинацион-					
ных функций					

Продолжение табл. 2.2

7												_	_											
ттродолжение таол. 2.2	9	36	4	89			0		36			7	IAH		196			18				400		
	5	64	152	248			0		49						09			196				331		
	4	0	8	12			4		0						12			0				400		
	3	0	0	0			4		0					7	0			0				400		
	2	0	18	12			16		18					У ЛА	12			0				400		
	1	Кол-во АЛМ с памятью	AJIM	Кол-во	выделенных	регистров	Аппаратные	перемножители (DSP 18x18)	Кол-во АЛМ для	выполнения	комбинационных	функций без	использования	регистров	Кол-во АЛМ под	регистерные	ресурсы	Кол-во АЛМ под	комбинационные	и регистерные	ресурсы	Рабочая частота	в наихудшем	случае, МГц

## 2.3. Проектирование КИХ-фильтра с использованием умножителя на методе правого сдвига и сложения

Рассмотрим уравнение КИХ-фильтра (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой), которое представляется как арифметическая сумма произведений

$$y = \sum_{k=0}^{K-1} c_k \cdot x_k \,, \tag{2.2}$$

где y — отклик цепи;  $x_k$  — k — я входная переменная;  $c_k$  — весовой коэффициент k — й входной переменной, который является постоянным для всех n; K - число отводов фильтра.

На рис. 2.24 показана тестовая схема КИХ-фильтра на четыре отвода  $y = C_0 x_0 + C_1 x_1 + C_2 x_2 + C_3 x_3$  в САПР ПЛИС Quartus II для реализации в базисе ПЛИС серии Cyclone II, состоящая из линии задержки, четырех умножителей и дерева многоразрядных сумматоров. Предположим, что коэффициенты фильтра целочисленные со знаком, известны и равны  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ .

Числа (входные отсчеты) поступают с выходов линии задержки на регистрах reg\_tap на входы data\_in[3..0] мегафункции ALTMEMMULT. Константы  $C_0$ ,  $C_1$ ,  $C_2$  и  $C_4$ , в которых хранятся значения коэффициентов в дополнительном коде (14D, 15D, 7D и 6D), подключены к входам coeff\_in[3..0]. В каждой из четырех мегафункций ALTMEMMULT в блочной памяти ПЛИС типа М9К хранятся нулевые коэффициенты (могут быть и ненулевыми). Режим загрузки с внешнего порта или из блочной памяти определяется опцией *create ports to allow loading coefficients*. Латентность мегафункции - 2 такта синхросигнала. Смоделируем прохождение дельта-функции по структуре фильтра. Для этого на вход линии задержки фильтра X0[3..0] в дополнительном коде подадим единичный импульс

лог.1. На выходе фильтра Mem\_mult[7..0] видим коэффициенты фильтра (импульсную характеристику) (рис. 2.25).

Подадим на вход КИХ-фильтра входные отсчеты -5, 3, 1 и 0 (рис. 2.26). Правильные значения на выходе фильтра: 10, -1, -40, -10, 25, 6 и т.д., т.е. согласно формуле (2.1).

Рассмотрим КИХ-фильтр на 4 отвода на умножителях (МАС-блоках) с использованием метода правого сдвига и сложения. Дополнительную информацию о применяемом МАС-блоке можно получить в главе 1, разделы 1.4 и 1.5.

На рис. 2.27 показана линия задержки на двухтактных триггерах с использованием мегафункции LPM\_FF. На рис. 2.28 показаны умножители (mac\_scal\_acc) с константами и дерево сумматоров, а на рис. 2.29 доработанная схема умножителя с учетом работы в составе КИХ-фильтра. Модификация МАС-блока выделена овалом. На рис. 2.30 показаны временные диаграммы работы КИХ-фильтра. Требуемые значения на выходе фильтра 10, -1, -40, -10, 25, 6 выделены.

В табл. 2.3 приведены технические характеристики КИХ-фильтров на четыре отвода реализованных в базисе ПЛИС EP2C5F256C6 (4608 логических элементов, 119808 бит встроенной памяти, 26 аппаратных умножителей 9х9) с использованием разработанного МАС-блока и программных умножителей на мегафункции ALTMEMMULT. Смена данных на выходе КИХ-фильтра в случае использования МАС-блока в умножителя И умножителя мегафункции ALTMEMMULT случае загрузки коэффициентов внешнего порта приблизительно одинаковая (22 МАС и 21 синхроимпульса). ALTMEMMULT Мегафункция такта ALTMULT ADD также позволяет построить параллельный КИХ-фильтр на четыре отвода за счет использования четырех встроенных аппаратных перемножителей размерностью операндов 18х18. Рабочая частота в наихудшем случае для ПЛИС серии Stratix III составила 400 МГц.





Рис. 2.24. КИХ-фильтр на четыре отвода с использованием мегафункции ALTMEMMULT



входных отчетов -5, 3, 1 и 0. Результат: 10, -1, -40, -10, 25




Рис. 2.27. Линия задержки КИХ-фильтра на четыре отвода на умножителях с использованием метода правого сдвига и сложения




Рис. 2.28. Умножители с использованием метода правого сдвига и сложения и дерево сумматоров КИХ-фильтра на четыре отвода





Рис. 2.29. Доработанная схема умножителя с использованием метода правого сдвига и сложения с учетом его работы в составе КИХ-фильтра



с использованием метода правого сдвига и сложения при поступлении входных отчетов -5, 3, 1 и Рис. 2.30. Временные диаграммы работы КИХ-фильтра на четыре отвода на умножителях 0. Результат: 10, -1, -40, -10, 25, 6

Таблица 2.3 КИХ-фильтр на четыре отвода, реализованный в базисе ПЛИС EP2C5F256C6, временная модель Slow-model

Техничес-	Разработан-	Программный	Программный	
кие характе-	ный МАС-	умножитель на	умножитель на	
ристики	блок	мегафункции	мегафункции	
		ALTMEMMULT	ALTMEMMULT. Коэффициенты	
		. Коэффициенты		
		загружаются из	загружаются из	
		внешнего порта, МГц	памяти (умножи-	
			тель на	
		JIAND	константу), МГц	
Частота в	240	210	260	
наихудшем				
случае, Fmax				

Повысить производительность КИХ-фильтра с использованием программного умножителя на мегафункции ALTMEMMULT позволяет вариант загрузки коэффициентов из блочной памяти ПЛИС (260 МГц).

Представленный в главе 1 (раздел 1.5) МАС-блок с использованием метода правого сдвига и сложения может быть проектирования использован для КИХ-фильтров высокопроизводительных компактных И небольшой разрядности. При этом на его реализацию в базисе потребуются незначительные ПЛИС логические ресурсы (менее 1 %) и будет наблюдаться экономия аппаратных и программных умножители. Недостатками такого МАС-блока являются трудоемкость его разработки и наличие своего интерфейса в отличие от унифицированных интерфейсов ALTMEMMULT, мегафункции что может оказаться неудобным в использовании.

## 2.4. Проектирование квантованных КИХ-фильтров

Рассмотрим два варианта извлечения кода языка VHDL из моделей расширения Simulink (среда моделирования систем непрерывного дискретного времени) И системы Matlab (существует еще вариант извлечения кода непосредственно из алгоритмов Matlab). Первый вариант извлечения кода из фильтра базовыми структуры элементами описания расширения Simulink. Второй вариант из описания структуры фильтра с помощью языка М-файлов Simulink.

На рис. 2.31 показана имитационная модель (верхний уровень иерархии) симметричного КИХ-фильтра на восемь отводов взятая из демонстрационного примера Simulink HDL Coder Examples Symmetric FIR Filters. На вход фильтра поступает сигнал, зашумленный шумом (2001 отсчет):

$$x_in = cos(2.*pi.*(0:0.001:2).*(1+(0:0.001:2).*75)).'.$$

Рассмотрим используемые параметры сигнала. Частота дискретизации сигнала  $F_S = 1$  к $\Gamma$ ц ([0:1/fs:2] — вектор дискретных значений времени; 1+[0:1/fs:2].\*75 — частота импульса). Шаг модельного времени (Sample time) — 1. Ниже показан пример расчета временной функции в системе Matlab.

```
>> fs=1e3; % частота дискретизации 1к\Gammaц
```

>> t=0:1/fs:2; % вектор дискретных значений

>> f0=1+[t\*75]; % частота импульса

>> s1=cos(2.\*pi.\*t.\*f0); зашумленный сигнал

>> plot(s1);




Рис. 2.31. Имитационная модель симметричного КИХфильтра на восемь отводов. Верхний уровень иерархии

Предположим, что коэффициенты фильтра известны и хранятся в функциональных блоках Constant с одноименными именами Constant Constant3. Выхолные представляются В формате c фиксированной запятой fixdt(1,16,10): h1 = -0.1339; h2 = -0.0838; h3 = 0.2026; h4 = 0.20260.4064. Преобразовывать значения из формата с плавающей формат фиксированной c запятой "автоматизированные мастера", встроенные в функциональные блоки (рис. 2.32).

Коэффициенты фильтра и входной сигнал, подлежащий подвергаются масштабированию фильтрации, путем масштабный множитель 1024 умножения на соответствии с выбранным форматом 16.10 (sfix16 En10) и последующему округлению. Например, h1\*1024= -137,1136 значения -137D округляется целого или ДО дополнительном коде при длине машинного слова 16 бит). В шестнадцатеричной системе счисления с учетом знака числа они будут выглядеть следующим образом: ff77, ffaa, 00cf, 01a0. При этом следует помнить, что формат квантования коэффициентов КИХ-фильтра влияет на его частотные и временные характеристики.




Рис. 2.32. Настройка функционального блока Constant с именем Constant1: а) задается вещественное число -0.083, являющееся одним из коэффициентов фильтра (закладка Main); б) выходной формат представления этого числа fixdt(1,16,10) (закладка Signal Attributes)

Значения входного сигнала, который необходимо профильтровать, изменяются по амплитуде от -1 до +1. Они представлены в формате с фиксированной запятой (sfix16\_En10). Функциональный блок Data Tupe Conversion осуществляет преобразование формата double в fixdt(1,16,10).

В дальнейшем необходимо предусмотреть деление коэффициентов и входных значений сигнала на 1024 или профильтрованных значений на 1048576. Например, начальные значения сигнала выглядят следующим образом: 0400, 03ff, 03ff, 03ff, 03ff, 03ff, 03fe. Для перевода в формат double их необходимо разделить на масштабный множитель 1024: 1, 0.9990234375 и т.д.

Рассмотрим имитационную модель КИХ-фильтра на рис. 2.33. После запуска модели над входным сигналом x\_in, коэффициентами фильтра, выходными сигналами y\_out и delayed\_x\_scope\_out (выход линии задержки) указывается используемый формат.

При использовании арифметики с фиксированной запятой операции сложения не приводят к необходимости результатов округления они могут лишь переполнение разрядной Поэтому сетки. выходы Add-Add3 пресумматоров представляются формате sfix17 En10 для учета переполнения. Выходы с умножителей Product – Product 3 представляются в формате sfix33 En20, т.к. умножение чисел с фиксированной запятой приводит к увеличению числа значащих цифр результата по сравнению с сомножителями, которые в данном случае 16- и 17-разрядные и следовательно - к необходимости округления. Выходы с сумматоров Add5-Add6 первого уровня дерева сумматоров представляются в формате sfix34 En20 а второго уровня sfix35 En20. Следовательно, результат фильтрации (сигнал у out) представляется в формате sfix35 En20 (рис. 2.33).




Рис. 2.33. Имитационная модель симметричного КИХфильтра на восемь отводов с указанием формата сигналов. Нижний уровень иерархии. Структура фильтра в элементах системы Matlab/Simulink

Далее с помощью приложения Simulink HDL Coder системы Matlab/Simulink извлечем в автоматическом режиме код языка VHDL КИХ-фильтра (пример 1). Запуск приложения осуществляется из меню Code/HDL Code/Generate HDL. Предварительно с помощью меню Code/HDL Code/Option необходимо заказать определенные опции и осуществить настройки.

## LIBRARY IEEE;

USE IEEE.std\_logic\_1164.ALL;

USE IEEE.numeric\_std.ALL;

ENTITY symmetric\_fir IS

PORT( clk : IN std\_logic; reset : IN std\_logic;

```
clk_enable : IN std_logic;
      : IN
             std logic vector(15 DOWNTO 0); -- sfix16 En10
x in
h_in1 : IN std_logic_vector(15 DOWNTO 0); -- sfix16_En10
h In2: IN std_logic_vector(15 DOWNTO 0); -- sfix16_En10
h In3: IN
             std logic vector(15 DOWNTO 0); -- sfix16 En10
h In4 : IN
             std logic vector(15 DOWNTO 0); -- sfix16 En10
ce out : OUT std logic;
y_out: OUT std_logic_vector(34 DOWNTO 0); -- sfix35_En20
delayed x out: OUT std logic vector(15 DOWNTO 0)
-- sfix16 En10);
END symmetric fir;
ARCHITECTURE rtl OF symmetric fir IS
-- Signals
SIGNAL enb
                : std_logic;
 SIGNAL x_in_signed : signed(15 DOWNTO 0); -- sfix16_En10
SIGNAL Unit Delay1 out1: signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit_Delay_out1 : signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit Delay2 out1: signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit_Delay3_out1 : signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit_Delay4_out1 : signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit Delay5_out1 !signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit_Delay6_out1 : signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Unit Delay7 out1: signed(15 DOWNTO 0);
-- sfix16 En10
SIGNAL Add_add_cast : signed(16 DOWNTO 0); -- sfix17_En10
SIGNAL Add add cast 1: signed(16 DOWNTO 0);
-- sfix17 En10
SIGNAL Add_out1 : signed(16 DOWNTO 0); -- sfix17_En10
SIGNAL Add1 add cast: signed(16 DOWNTO 0); -- sfix17 En10
SIGNAL Add1 add cast 1: signed(16 DOWNTO 0);
```

```
SIGNAL h In4 signed signed(15 DOWNTO 0); -- sfix16 En10
SIGNAL Product3 out1: signed(32 DOWNTO 0); -- sfix33 En20
SIGNAL Add6_add_cast : signed(33 DOWNTO 0);
-- sfix34 En20
SIGNAL Add6 add cast 1 : signed(33 DOWNTO 0);
-- sfix34 En20
SIGNAL Add6_out1 : signed(33 DOWNTO 0); -- sfix34_En20
SIGNAL Add4 add cast: signed(34 DOWNTO 0); -- sfix35 En20
SIGNAL Add4_add_cast_1: signed(34 DOWNTO 0);
-- sfix35 En20
SIGNAL Add4 out1 : signed(34 DOWNTO 0); -- sfix35 En20
       BEGIN
        x_{in} = signed(x_{in});
        enb <= clk_enable;
        -- <S1>/Unit Delay1
                                ЛАНЬ
        Unit_Delay1_process : PROCESS (clk, reset)
        BEGIN
         IF reset = '1' THEN
          Unit Delay1 out1 \leq to_signed(0, 16);
         ELSIF clk'EVENT AND clk = '1' THEN
          IF enb = '1' THEN
           Unit Delay1 out1 \leq x in signed;
          END IF:
         END IF:
        END PROCESS Unit Delay1 process;
        -- <S1>/Unit Delay
        Unit_Delay_process : PROCESS (clk, reset)
        BEGIN
         IF reset = '1' THEN
          Unit_Delay_out1 <= to_signed(0, 16);
         ELSIF clk'EVENT AND clk = '1' THEN
          IF enb = '1' THEN
           Unit Delay out1 <= Unit Delay1 out1;
          END IF:
         END IF:
        END PROCESS Unit Delay process;
        -- <S1>/Unit Delay2
```

```
Unit_Delay2_process : PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  Unit_Delay2_out1 \leq to_signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   Unit_Delay2_out1 <= Unit_Delay_out1;</pre>
  END IF:
 END IF:
END PROCESS Unit_Delay2_process;
-- <S1>/Unit Delay3
Unit_Delay3_process : PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN TAHE
  Unit_Delay3_out1 \leq to_signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   Unit_Delay3_out1 <= Unit_Delay2_out1;
  END IF;
 END IF;
END PROCESS Unit_Delay3_process;
-- <S1>/Unit Delay4
Unit Delay4 process: PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  Unit Delay4 out1 \leq to signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   Unit_Delay4_out1 <= Unit_Delay3_out1;
  END IF:
 END IF:
END PROCESS Unit_Delay4_process;
-- <S1>/Unit Delay5
Unit_Delay5_process : PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  Unit Delay5 out1 \leq to signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
```

```
IF enb = '1' THEN
   Unit Delay5 out1 <= Unit Delay4 out1;
  END IF:
 END IF:
END PROCESS Unit_Delay5_process;
-- <S1>/Unit Delay6
Unit Delay6 process: PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  Unit_Delay6_out1 \leq to_signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   Unit Delay6 out1 <= Unit Delay5 out1;
  END IF:
 END IF:
END PROCESS Unit_Delay6_process;
-- <S1>/Unit Delay7
Unit_Delay7_process : PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  Unit_Delay7_out1 \leq to_signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   Unit _Delay7_out1 <= Unit_Delay6_out1;</pre>
  END IF:
 END IF:
END PROCESS Unit_Delay74process;
-- <S1>/Add
Add_add_cast <= resize(Unit_Delay7_out1, 17);
Add add cast 1 <= resize(Unit Delay1 out1, 17);
Add out 1 \le Add add cast + Add add cast 1;
-- < S1 > /Add1
Add1 add cast <= resize(Unit Delay6 out1, 17);
Add1 add cast 1 <= resize(Unit Delay out1, 17);
Add1 \text{ out}1 \leq Add1 \text{ add } cast + Add1 \text{ add } cast 1;
-- < S1 > /Add2
Add2 add cast <= resize(Unit Delay5 out1, 17);
Add2 add cast 1 <= resize(Unit Delay2 out1, 17);
```

```
Add2_out1 \le Add2_add_cast + Add2_add_cast_1;
 -- <S1>/Add3
 Add3 add cast <= resize(Unit Delay4 out1, 17);
 Add3_add_cast_1 <= resize(Unit_Delay3 out1, 17);
 Add3 out1 \leq Add3 add cast + Add3 add cast 1;
 h in1 signed <= signed(h in1);
 -- <S1>/Product
Product_out1 <= Add_out1 * h_in1_signed;</pre>
 h In2 signed <= signed(h In2);
 -- <S1>/Product1
 Product1_out1 <= Add1_out1 * h_In2_signed;
 -- <S1>/Add5
 Add5 add cast <= resize(Product out1, 34);
 Add5_add_cast_1 <= resize(Product1_out1, 34);
 Add5_out1 \le Add5_add_cast + Add5_add_cast_1;
 h In3 signed <= signed(h In3);
 -- <S1>/Product2
 Product2 out1 <= Add2 out1 * h In3 signed;
h In4 signed <= signed(h In4);
 -- <S1>/Product3
 Product3_out1 <= Add3_out1 * h_In4_signed;
 -- <S1>/Add6
 Add6 add cast <= resize(Product2 out1, 34);
 Add6 add cast 1 <= resize(Product3 out1, 34);
 Add6 out1 <= Add6 add cast + Add6 add cast 1;
 -- < S1 > /Add4
 Add4 add cast <= resize(Add5 out1, 35);
 Add4_add_cast_1 <= resize(Add6_out1, 35);
 Add4_out1 \le Add4_add_cast + Add4_add_cast_1;
y out <= std logic vector(Add4 out1);
delayed_x_out <= std_logic_vector(Unit_Delay7_out1);</pre>
 ce_out <= clk_enable;
END rtl:
```

Пример 1. Фрагмент кода языка VHDL, извлеченный в автоматическом режиме с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов

Рассмотрим второй вариант. Разработаем имитационную модель симметричного КИХ-фильтра на восемь отводов в формате с фиксированной запятой с использованием fi-объектов и языка М-файлов системы Matlab (рис. 2.34 и рис. 2.35). Будем использовать следующий формат для представления десятичных чисел:

a = fi(v, s, w, f),

где v — десятичное число, s — знак (0 (false) — для чисел без знака и 1 (true) — для чисел со знаком), w - размер слова в битах (целая часть числа), f — дробная часть числа в битах. Это можно осуществить с использование следующего формата:

a = fi(v, s, w, f, fimath).

% HDL specific fimath

hdl\_fm = fimath(...

'RoundMode', 'floor',...

'OverflowMode', 'wrap',...

'ProductMode', 'FullPrecision', 'ProductWordLength', 32,...

'SumMode', 'FullPrecision', 'SumWordLength', 32,...

'CastBeforeSum', true);




Рис. 2.34. Верхний уровень иерархии имитационной модели симметричного КИХ-фильтра на восемь отводов с использованием М-файла




Рис. 2.35. Подсистема симметричного КИХ-фильтра на восемь отводов (подключение входных и выходных портов к **М**-файлу)

Данные настройки формате вычислений фиксированной запятой приняты в системе Simulink умолчанию. Можно задать режим округления (Roundmode) -'floor' округление вниз; реакцию на переполнение (OverflowMode) - 'wrap' - перенос, при выходе значения v из "лишние" допустимого диапазона, старшие разряды При игнорируются. выполнении операций умножения ('ProductMode') и сложения (SumMode) для повышения вычислений (precision) используется машинное слово шириной в 32 бита.

Пример 2 показывает М-файл симметричного КИХ-фильтра на восемь отводов с использованием fi-объектов. На рис. 2.36 показан сигнал до и после фильтрации.

%#codegen function [y\_out, delayed\_xout] = fir8(x\_in, h\_in1, h\_in2, h\_in3, h\_in4)


> % Symmetric FIR Filter % HDL specific fimath hdl\_fm = fimath(... 'RoundMode', 'floor',... 'OverflowMode', 'wrap',...

```
'ProductMode', 'FullPrecision', 'ProductWordLength', 32,...
'SumMode', 'FullPrecision', 'SumWordLength', 32,...
'CastBeforeSum', true);
% declare and initialize the delay registers
persistent ud1 ud2 ud3 ud4 ud5 ud6 ud7 ud8;
if isempty(ud1)
  ud1 = fi(0, 1, 16, 10, hdl fm);
  ud2 = fi(0, 1, 16, 10, hdl_fm);
  ud3 = fi(0, 1, 16, 10, hdl_fm);
  ud4 = fi(0, 1, 16, 10, hdl_fm);
  ud5 = fi(0, 1, 16, 10, hdl_fm);
  ud6 = fi(0, 1, 16, 10, hdl fm);
  ud7 = fi(0, 1, 16, 10, hdl fm);
  ud8 = fi(0, 1, 16, 10, hdl_fm);
end
% access the previous value of states/registers
a1 = fi(ud1 + ud8, 1, 17, 10, hdl_fm);
a2 = fi(ud2 + ud7, 1, 17, 10, hdl_fm);
a3 = fi(ud3 + ud6, 1, 17, 10, hd1 fm);
a4 = fi(ud4 + ud5, 1, 17, 10, hdl fm);
% multiplier chain
m1 = fi((h_in1*a1), 1, 33, 20, hdl_fm);
m2 = fi((h_in2*a2), 1, 33, 20, hdl_fm);
m3 = fi((h_in3*a3), 1, 33, 20, hdl_fm);
m4 = fi((h_in4*a4), 1, 33, 20, hdl_fm);
% adder chain
a5 = fi(m1 + m2, 1, 34, 20, hdl_fm);
a6 = fi(m3 + m4, 1, 34, 20, hdl_fm);
                                ЛАНЬ®
% filtered output
y out = fi(a5 + a6, 1, 35, 20, hdl fm);
% delayout input signal
delayed\_xout = ud8;
% update the delay line
ud8 = ud7; ud7 = ud6; ud6 = ud5;
ud5 = ud4;
ud4 = ud3:
ud3 = ud2;
ud2 = ud1;
```

 $ud1 = fi(x_in, 1, 16, 10, hdl_fm);$ 

Пример 2. М-файл симметричного КИХ-фильтра на восемь отводов с использованием fi-объектов

Пример 3 демонстрирует код языка VHDL, извлеченный в автоматическом режиме с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе Мфайлов и fi-объектов.






Рис. 2.36. Результаты имитационного моделирования: а – исходный сигнал; б - профильтрованный сигнал

<sup>--</sup> File Name: C:\fir\fir8\_vhdl\FIR8.vhd

```
-- Created: 2014-03-04 15:01:23
```

-- Generated by MATLAB 8.0 and HDL Coder 3.1

-- Module: FIR8

-- Source Path: fir\_new/fir/FIR8

-- Hierarchy Level: 1

LIBRARY IEEE;

USE IEEE.std\_logic\_1164.ALL; USE IEEE.numeric\_std.ALL;

#### **ENTITY FIR8 IS**

PORT( clk : IN std\_logic; reset : IN std\_logic; enb : IN std\_logic;

x\_in : IN std\_logic\_vector(15 DOWNTO 0); -- sfix16\_En10 h\_in1 : IN std\_logic\_vector(15 DOWNTO 0); -- sfix16\_En10 h\_in2 : IN std\_logic\_vector(15 DOWNTO 0); -- sfix16\_En10 h\_in3 : IN std\_logic\_vector(15 DOWNTO 0); -- sfix16\_En10 h\_in4 : IN std\_logic\_vector(15 DOWNTO 0); -- sfix16\_En10 y\_out : OUT std\_logic\_vector(34 DOWNTO 0); -- sfix35\_En20 delayed xout: OUT std\_logic\_vector(15 DOWNTO 0)

-- sfix16 En10);

### END FIR8;

#### ARCHITECTURE rtl OF FIR8 IS

-- Signals

SIGNAL x\_in\_signed : signed(15 DOWNTO 0); -- sfix16\_En10

SIGNAL h\_in1\_signed: signed(15 DOWNTO 0); -- sfix16\_En10

SIGNAL h\_in2\_signed: signed(15 DOWNTO 0); -- sfix16\_En10

SIGNAL h\_in3\_signed: signed(15 DOWNTO 0); -- sfix16\_En10

SIGNAL h\_in4\_signed: signed(15 DOWNTO 0); -- sfix16\_En10

SIGNAL y\_out\_tmp: signed(34 DOWNTO 0); -- sfix35\_En20

SIGNAL delayed\_xout\_tmp: signed(15 DOWNTO 0);

-- sfix16\_En10

SIGNAL ud1: signed(15 DOWNTO 0); -- sfix16

SIGNAL ud2: signed(15 DOWNTO 0); -- sfix16

SIGNAL ud3 : signed(15 DOWNTO 0); -- sfix16

SIGNAL ud4: signed(15 DOWNTO 0); -- sfix16 SIGNAL ud5: signed(15 DOWNTO 0); -- sfix16

SIGNAL ud6: signed(15 DOWNTO 0); -- sfix16

SIGNAL ud7: signed(15 DOWNTO 0); -- sfix16

```
SIGNAL ud8: signed(15 DOWNTO 0); -- sfix16
 SIGNAL ud2 next: signed(15 DOWNTO 0); -- sfix16 En10
 SIGNAL ud3 next: signed(15 DOWNTO 0); -- sfix16 En10
 SIGNAL ud4_next: signed(15 DOWNTO 0); -- sfix16_En10
 SIGNAL ud5 next: signed(15 DOWNTO 0): -- sfix16 En10
 SIGNAL ud6 next: signed(15 DOWNTO 0); -- sfix16 En10
 SIGNAL ud7 next: signed(15 DOWNTO 0); -- sfix16 En10
 SIGNAL ud8_next : signed(15 DOWNTO 0); -- sfix16_En10
 SIGNAL a1: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL a2: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL a3: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL a4: signed(16 DOWNTO 0): -- sfix17 En10
 SIGNAL m1: signed(32 DOWNTO 0); -- sfix33 En20
 SIGNAL m2: signed(32 DOWNTO 0); -- sfix33_En20
 SIGNAL m3: signed(32 DOWNTO 0); -- sfix33 En20
 SIGNAL m4: signed(32 DOWNTO 0); -- sfix33 En20
 SIGNAL a5: signed(33 DOWNTO 0); -- sfix34 En20
 SIGNAL a6: signed(33 DOWNTO 0); -- sfix34 En20
 SIGNAL add_cast: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL add_cast_1 : signed(16 DOWNTO 0); -- sfix17_En10
 SIGNAL add_cast_2: signed(16 DOWNTO 0); -- sfix17_En10
 SIGNAL add_cast_3 : signed(16 DOWNTO 0); -- sfix17_En10
 SIGNAL add cast 4: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL add cast 5: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL add cast 6: signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL add cast 7 : signed(16 DOWNTO 0); -- sfix17 En10
 SIGNAL add cast 8: signed(33 DOWNTO 0); -- sfix34 En20
 SIGNAL add_cast_9: signed(33 DOWNTO 0); -- sfix34_En20
 SIGNAL add_cast_10: signed(33 DOWNTO 0); -- sfix34_En20
 SIGNAL add cast 11: signed(33 DOWNTO 0); -- sfix34 En20
 SIGNAL add cast 12: signed(34 DOWNTO 0); -- sfix35 En20
 SIGNAL add_cast_13: signed(34 DOWNTO 0); -- sfix35_En20
BEGIN
                              ЛАНЬ®
 x in signed \leq signed(x in);
 h in1 signed <= signed(h in1);
 h in2 signed <= signed(h in2);
 h in3 signed <= signed(h in3);
 h in4 signed <= signed(h in4);
```

```
FIR8_1_process : PROCESS (clk, reset)
BEGIN
 IF reset = '1' THEN
  ud1 \le to_signed(0, 16);
  ud2 \le to signed(0, 16);
  ud3 \le to signed(0, 16);
  ud4 \le to signed(0, 16);
  ud5 \le to_signed(0, 16);
  ud6 \le to_signed(0, 16);
  ud7 \le to_signed(0, 16);
  ud8 \le to_signed(0, 16);
 ELSIF clk'EVENT AND clk = '1' THEN
  IF enb = '1' THEN
   ud2 <= ud2_next;
   ud3 \le ud3_next;
   ud4 \le ud4 \text{ next};
   ud5 \le ud5 next;
   ud6 <= ud6 next;
   ud7 \le ud7 next;
   ud8 \le ud8 \text{ next};
   ud1 \le x_{in}_{signed};
  END IF:
 END IF:
END PROCESS FIR8_1_process;
--MATLAB Function 'fir/FIR8': '<S2>:1'
-- Symmetric FIR Filter
-- HDL specific fimath
-- declare and initialize the delay registers
-- access the previous value of states/registers
--'<S2>:1:27'
add cast <= resize(ud1, 17);
add_cast_1 \le resize(ud8, 17);
a1 \le add_cast + add_cast_1;
--'<S2>:1:28'
add_cast_2 <= resize(ud2, 17);
add cast 3 \le resize(ud7, 17);
a2 <= add_cast_2 + add_cast_3;
--'<S2>:1:29'
```

```
add_cast_4 \le resize(ud3, 17);
add cast 5 \le resize(ud6, 17);
a3 <= add_cast_4 + add_cast_5;
--'<S2>:1:30'
add cast 6 \le resize(ud4, 17);
add cast 7 \le \text{resize}(\text{ud}5, 17);
a4 \le add_cast_6 + add_cast_7;
-- multiplier chain
--'<S2>:1:33'
m1 \le h_in1_signed * a1;
--'<S2>:1:34'
m2 \le h_{in2} = a2;
--'<S2>:1:35'
m3 \le h_in3\_signed * a3;
--'<S2>:1:36'
m4 \le h in 4 signed * a4;
-- adder chain
--'<S2>:1:39'
add cast 8 \le resize(m1, 34);
add cast 9 \le resize(m2, 34);
a5 \le add_cast_8 + add_cast_9;
--'<S2>:1:40'
add cast 10 \le resize(m3, 34);
add cast 11 \le resize(m4, 34);
a6 <= add_cast_10 + add_cast_11;
-- filtered output
--'<S2>:1:43'
add_cast_12 <= resize(a5, 35);
add_cast_13 <= resize(a6, 35);
y out tmp \leq add cast 12 + add cast 13;
-- delayout input signal
--'<S2>:1:46'
delayed xout tmp <= ud8;
-- update the delay line
--'<S2>:1:49'
ud8 next \le ud7;
--'<S2>:1:50'
ud7 next <= ud6;
```

```
--'<$2>:1:51'
ud6_next <= ud5;
--'<$2>:1:52'
ud5_next <= ud4;
--'<$2>:1:53'
ud4_next <= ud3;
--'<$2>:1:54'
ud3_next <= ud2;
--'<$2>:1:55'
ud2_next <= ud1;
--'<$2>:1:56'
y_out <= std_logic_vector(y_out_tmp);
delayed_xout <= std_logic_vector(delayed_xout_tmp);
END rtl;
```

Пример 3. **Жо**д языка VHDL, извлеченный в автоматическом режиме с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе М-файлов и fi-объектов

```
LIBRARY IEEE;
USE IEEE.std logic 1164.all;
USE IEEE.numeric std.ALL;
USE work.fir tb pkg.ALL;
PACKAGE fir tb data IS
CONSTANT Data Type Conversion out1 force:
Data Type Conversion out1 type;
CONSTANT Constant out1 force : std logic vector(15 DOWNTO 0);
CONSTANT Constant1 out1 force : std logic vector(15 DOWNTO 0);
CONSTANT Constant2 out1 force: std logic vector(15 DOWNTO 0);
CONSTANT Constant3 out1 force: std logic vector(15 DOWNTO 0);
CONSTANT delayed x out expected:
Data Type Conversion out1 type;
CONSTANT y out expected: y out type;
END fir tb data;
PACKAGE BODY fir tb data IS
      -- Входной сигнал
CONSTANT
                     Data Type Conversion out1 force
```

```
Data_Type_Conversion_out1_type :=
         (
            X"0400",
            X"03ff",
            X"03ff".
            X"03ff".
            X"03ff".
            X"03ff",
            X"03fe".
            X"03fd",
            X"03fc"
            X"03fb".
            X"03f9",
            X"03f7".
            X"03f5",
            X"03f2".
            X"03ef".
            X"03eb",
       -- Коэффициенты фильтра
CONSTANT Constant out1 force : std logic vector(15 DOWNTO 0)
:=(X''ff77'');
CONSTANT Constant1_out1_force : std_logic_vector(15 DOWNTO 0)
:=(X"ffaa");
CONSTANT Constant2_out1_force : std_logic_vector(15 DOWNTO 0)
:=(X''00cf'');
CONSTANT Constant3 out1 force : std logic vector(15 DOWNTO 0)
:=(X''01a0'');
CONSTANT delayed_x_out_expected:
Data_Type_Conversion_out1_type :=
         ( X"0000",
           X"0000",
            X"0000",
            X"0000",
            X"0000".
            X"0000".
            X"0000".
            X"0000",
            X"0400",
```

```
X"03ff",
    X"03ff".
    X"03ff",
-- Отклик фильтра, профильтрованные значения
CONSTANT y out expected: y out type:=
     SLICE(X"000000000",35),
     SLICE(X"7fffddc00",35),
     SLICE(X"7fffc8489",35),
     SLICE(X"7ffffc0df",35),
     SLICE(X"000064010",35),
     SLICE(X"0000cbe70",35),
     SLICE(X"0000ff8d0",35),
     SLICE(X"0000ea08a",35),
     SLICE(X"0000c7dbf",35),
     SLICE(X"0000c7e58",35),
     SLICE(X"0000c7cc8",35),
```

Пример 4. Фрагмент тестбенча, полученный с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе Мфайлов и fi-объектов

Рассмотрим функциональное моделирование КИХ-фильтра с использованием симулятора ModelSim-Altera STARTER EDITION. На рис. 2.37 показано моделирование фильтра с использованием тестбенча (пример 4), полученного с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе М-файлов и fi-объектов.

Используя полученный код (пример 3), разработаем функциональную модель в САПР ПЛИС Quartus II (рис. 2.38). Входной сигнал сформируем с помощью векторного редактора (рис. 2.39) в соответствии с примером 4. Проект размещен в ПЛИС EP2C5AF256A7 серии Cyclone II. На рис. 2.40 показано распределение задействованных ресурсов проекта по

кристаллу ПЛИС EP2C5AF256A7. Используются восемь аппаратных умножителей размерностью операндов 9х9. Что равносильно использованию четырех умножителей размерностью операндов 18х18 (табл. 2.4).

Таблица 2.4 Общие сведения по числу задействованных ресурсов ПЛИС Cyclone II EP2C5AF256A7

Логические	Триггеры	Аппаратные	Рабочая
элементы	логических	умножители	частота в
(Logic Cells,	элементов	размерностью	наихудшем
LC)	(Dedicated	операндов 9х9	случае
	logic registers)	(Embedded	Fmax, МГц
	ЛАНЬ <sup>®</sup>	Multiplier 9-bit	
		elements)	
238/4608	128/4608	8/26 (31 %)	380
(5 %)	(3 %)	или 4	
		умножителя	
		размерностью	
		18x18	

Сравнивая рис. 2.37 рис. 2.39, И видим, функциональная модель КИХ-фильтра на восемь отводов, построенная использованием VHDL, кода языка извлеченного В автоматическом режиме c помошью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе Мфайлов и fi-объектов в САПР ПЛИС Quartus II версии 13.0, работает корректно.

В состав HDL Coder входит инструмент под названием HDL Workflow Advisor (помощник по работе с HDL), который автоматизирует программирование ПЛИС фирм Xilinx и Altera. Можно лаконтролировать HDL-архитектуру и реализацию, выделять критические пути и генерировать отчеты об использовании аппаратных ресурсов.






Рис. 2:37: Функциональное моделирование фильтра с использованием тестбенча, полученного с помощью приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на восемь отводов на основе М-файлов и fi-объектов



приложения Simulink HDL Coder из имитационной модели симметричного КИХ-фильтра на Рис. 2.38. Функциональная модель КИХ-фильтра на восемь отводов, построенная с использованием кода языка VHDL, извлеченного в автоматическом режиме с помощью восемь отводов на основе М-файлов и fi-объектов в САПР ПЛИС Quartus II версии 13.0



имитационной модели симметричного КИХ-фильтра на восемь отводов на основе М-файлов и fi-VHDL, извлеченного в автоматическом режиме с помощью приложения Simulink HDL Coder из Рис, 2.39. Функциональное моделирование КИХ-фильтра с использованием кода языка

объектов





Рис. 2.40. Распределение задействованных ресурсов проекта по кристаллу ПЛИС ЕР2С5АF256A7



Puc. 2.41. Программный инструмент Workflow Advisor расширения Simulink

На рис. 2.41 показан программный инструмент HDL Workflow Advisor расширения Simulink. Более подробную информацию можно получить на сайте matlab.ru. Программный инструмент HDL Workflow Advisor дублирует пункты меню Code/HDL Code/Generate HDL и Code/HDL Code/Option, но позволяет работать на более качественном уровне.

Генерация кода происходит в несколько этапов. Первый этап заключается в выборе стиля проектирования – реализация проекта в базисе заказных БИС/ПЛИС без привязки производителю или конкретному проекта реализация выбором отладочной платы и серии ПЛИС фирм Xilinx или Altera. Для проектов в базисе ПЛИС Workflow Advisor обеспечивает такие возможности оптимизации, как площадьраспределение памяти RAM, скорость, конвейеризация, совместное использование ресурсов и развертывание циклов.

Например, в разделе Set Target выбирается отладочная плата Altera DE2-115 Development and Education Board на ПЛИС серии Cyclone IV EP4CE115. В случае выбора стиля проектирования FPGA-in-the-Loop (замкнутый цикл) отлаживать проект возможно непосредственно из Simulink. Проверка на поддержку отладочной платы Workflow Advisor можно осуществить на втором этапе подготовки модели для генерации кода Prepare Model For HDL Code Generation в разделе Chek FPGA-in-the-Loop Compatibility. На третьем этапе осуществляется генерация кода.

В данном разделе рассмотрены расчет спецификации КИХ-фильтров в системе Matlab/Simulink с применением пакета Signal Processing среды FDATool; различные варианты проектирования лань параллельных КИХ-фильтров с использованием мегафункций САПР ПЛИС Quartus II компании Altera и др.

Показано, что КИХ-фильтр на мегафункции ALTMULT ACCUM с использованием четырех блоков

умножения с накоплением является самым затратным. Наиболее оптимальным по числу используемых ресурсов ПЛИС является его модификация, позволяющая построить параллельный КИХ-фильтр на 4 отвода с использованием всего лишь одного блока со встроенными перемножителями в количестве четырех штук, двумя сумматорами, сумматоромаккумулятором и линией задержки.

Мегафункции ALTMULT\_ADD также позволяет построить параллельный КИХ-фильтр с использованием всего лишь одного блока со встроенными перемножителями и сумматорами выполняющего функцию умножения и сложения. Использование внешней линии задержки из трех регистров приводит к незначительному увеличению ресурсов и не сказывается на быстродействие. Экономия ресурсов ПЛИС в первом модифицированном и во втором вариантах достигается за счет использования встроенных четырех аппаратных умножителей размерностью 18х18.

Фильтр на мегафункции ALTMEMMULT с загрузкой коэффициентов из внешнего порта обладает пониженным Использование блочной быстродействием. же (рис. 2.22) для хранения коэффициентов фильтра внутри ПЛИС значительно упрощает процесс разработки и приводит к существенному увеличению ресурсов задержки использования внешней ЛАЛИНИИ на четырех регистрах, дополнительных трех однотипных многоразрядных сумматоров и не снижает быстродействие проекта.

Система Matlab/simulink с приложением Simulink HDL Coder может быть эффективно использована для ускорения процесса разработки квантованных КИХ-фильтров в базисе ПЛИС. Автоматически извлеченный VHDL-код фильтра из Simulink-модели приводит использованию описания К ЦОС-блоков встроенных ПЛИС серии Cyclone В II, обеспечивая разработку высокопроизводительных КИХфильтров.

# 3. ПРОЕКТИРОВАНИЕ КИХ-ФИЛЬТРОВ НА РАСПРЕДЕЛЕННОЙ АРИФМЕТИКЕ

# 3.1. КИХ-фильтры на последовательной распределенной арифметике

Распределенная арифметика широко используется при проектировании высокопроизводительных КИХ- и БИХ-фильтров, адаптивных фильтров, специальных вычислителей например, с применением быстрого преобразования Фурье, дискретного вейвлет-преобразования и др., для реализации мультимедиа систем в базисе ПЛИС. Поэтому представляет определенный интерес рассмотреть основы такой арифметики на примере проектирования КИХ-фильтра на четыре отвода.

В ЦОС-приложениях коэффициенты фильтра могут быть представлены положительными, как отрицательными числами (целочисленными значениями очередь, информационные знаком). свою поступающие на вход фильтра также могут быть представлены положительными, отрицательными как так И Поэтому важно рассмотреть такие понятия, как дополнение до дополнение двух, обратный единицы И ДО т.e. дополнительный коды, а также понятие "расширение знака". Дополнение до двух наиболее эффективно в операциях умножения и накопления чисел со знаком.

Уравнение КИХ-фильтра (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) представляется как арифметическая сумма произведений:

$$y = \sum_{k=0}^{K-1} C_k \cdot x_k \,, \tag{3.1}$$

где y — отклик цепи;  $x_k$  — k — я входная переменная;  $C_k$  — весовой коэффициент k — й входной переменной, который является постоянным для всех n; K - число отводов фильтра.

На рис. 3.1 показана прямая реализация КИХ-фильтра по формуле  $y = C_0x_0 + C_1x_1 + C_2x_2 + C_3x_3$  с использованием сдвиговых регистров для организации линии задержки на четыре отвода (такой функциональный узел называют многоразрядный сдвиговый регистр), перемножителей для умножения сигналов на константы и одного сумматора с внутренней организацией "дерево сумматоров". На рис. 3.2 показана общепринятая методика умножения с накоплением (MAC), характерная для реализации в базисе сигнальных процессоров, используемая для построения КИХ-фильтра на четыре отвода из-за отсутствия встроенных умножителей.

На рис. 3.3 показаны один из вариантов построения блока умножения с накоплением и алгоритм реализации умножения методом сдвига и сложения с накоплением. Демонстрируется аппаратная реализация умножения числа x(0101, D5) на константу C(1011, D11) с использованием многоразрядного мультиплексора 2 в 1, на один из входов которого подается константа D11, а на другой – ноль, и масштабирующего аккумулятора (сумматора) суммирования частичных произведений с соответствующими весами. На адресный вход мультиплексора с помощью сдвигового регистра подается число x (D5) младшими разрядами вперед. Результатом умножения является 55. Рис. 3.4 показывает умножение десятичное число десятичного числа 11 на 5 методом правого сдвига с рекуррентной накоплением формуле, показанной ПО на рис. 3.3.

Рассмотрим проектирование КИХ-фильтров в базисе ПЛИС с использованием распределенной арифметики. Преимущество последовательной распределенной арифметики, реализованной в базисе ПЛИС, заключается в снижении объема задействованных ресурсов за счет отказа от использования встроенных умножителей. Структура КИХ-фильтра на четыре отвода будет состоять из одной LUТ-таблицы, содержащей комбинацию сумм коэффициентов, являющихся константами, всех возможных вариантов на ее

адресных входах, накапливающего (масштабирующего) сумматора и многоразрядного сдвигового регистра (рис. 3.5).




Рис. 3.1. Прямая реализация КИХ-фильтра на четыре отвода

Рис. 3.2. Параллельный алгоритм реализации уравнения КИХ-фильтра на четыре отвода с использованием четырех блоков умножения с накоплением




Рис. 3.3. Блок умножения с накоплением и алгоритм реализации умножения методом сдвига и сложения с накоплением

=====	=======	
C	1011	
X	0101	
P <sup>(0)</sup>	0000	
+ X <sub>0</sub> C	1011	
2n <sup>(1)</sup>	01011	
p <sup>(1)</sup>	0101	1
2p <sup>(1)</sup> +p <sup>(1)</sup> +X <sub>1</sub> C	0000	
2p <sup>(2)</sup>	00101	1
+ P	0010	11
X <sub>2</sub> C	1011	
2p <sup>(3)</sup>	01101	11
. p <sup>(3)</sup>	0110	111
2p <sup>(3)</sup> +p X <sub>3</sub> C	0000	
2n <sup>(4)</sup>	00110	111
2p(4)	0011	0111
=====	=======	=====

Рис. 3.4. Умножение десятичного числа 11 на 5 методом правого сдвига с накоплением




Рис. 3.5. Идея использования распределенной арифметики на примере КИХ-фильтра на четыре отвода

Если рассматривать входные переменные  $x_k$  как целые десятичные числа со знаком в дополнительном двоичном коде, то

$$x_k = -x_{k(B-1)} 2^{B-1} + \sum_{b=0}^{B-2} x_{kb} \cdot 2^b , \qquad (3.2)$$

где B – разрядность кода. Подставим выражение (3.2) в (3.1), получим:

$$y = \sum_{k=0}^{K-1} C_k \cdot \left[ -x_{k(B-1)} 2^{B-1} + \sum_{b=0}^{B-2} x_{kb} \cdot 2^b \right] =$$

$$= -\sum_{k=0}^{K-1} x_{k(B-1)} 2^{B-1} C_k + \sum_{k=0}^{K-1} \sum_{b=0}^{B-2} x_{kb} 2^b C_k$$
(3.3)

Раскроем все суммы в выражении (3.3) и сгруппируем числа по степеням B:

$$y = \begin{bmatrix} x_{00} \cdot C_0 + x_{10} \cdot C_1 + x_{20} \cdot C_2 + \dots + x_{(K-1)0} \cdot C_{K-1} \end{bmatrix} + \begin{bmatrix} x_{01} \cdot C_0 + x_{11} \cdot C_1 + x_{21} \cdot C_2 + \dots + x_{(K-1)1} \cdot C_{K-1} \end{bmatrix} \cdot 2^1 + \begin{bmatrix} x_{02} \cdot C_0 + x_{12} \cdot C_1 + x_{22} \cdot C_2 + \dots + x_{(K-1)2} \cdot C_{K-1} \end{bmatrix} \cdot 2^2 + \begin{bmatrix} x_{0(B-2)} \cdot C_0 + x_{1(B-2)} \cdot C_1 + x_{2(B-2)} \cdot C_2 + \dots + x_{(K-1)(B-2)} \cdot C_{K-1} \end{bmatrix} \cdot 2^{B-2} + \begin{bmatrix} x_{0(B-1)} \cdot C_0 + x_{1(B-1)} \cdot C_1 + x_{2(B-1)} \cdot C_2 + \dots + x_{(K-1)(B-1)} \cdot C_{K-1} \end{bmatrix} \cdot 2^{B-1} \end{bmatrix}$$

$$(3.4)$$

Выражение (3.4) для КИХ-фильтра на четыре отвода (K = 4), в котором входная переменная  $x_k(n)$  4-разрядная (B = 4), запишем в виде:

$$y = P_0 + P_1 \cdot 2^1 + P_2 \cdot 2^2 - P_3 \cdot 2^3$$
.

$$P_{0} = X_{00}C_{0} + X_{10}C_{1} + X_{20}C_{2} + X_{30}C_{3}$$

$$P_{1} = X_{01}C_{0} + X_{11}C_{1} + X_{21}C_{2} + X_{31}C_{3}$$

$$P_{2} = X_{02}C_{0} + X_{12}C_{1} + X_{22}C_{2} + X_{32}C_{3}$$

$$P_{3} = X_{03}C_{0} + X_{13}C_{1} + X_{23}C_{2} + X_{33}C_{3}$$

$$(3.5)$$


где  $P_0, P_1, P_2, P_3$  — частичные произведения.

Вычисление результата y(n)начинается адресации всеми битами младшего значащего разряда всех kвходных переменных LUT-таблицы, содержащей комбинацию коэффициентов фильтра. Выходное CVMM просмотровой таблицы сохраняется В масштабирующем аккумуляторе. После LUT-таблица адресуется ЭТОГО следующими битами от младшего значащего всех входных переменных, результат умножается на 21 (путём сдвига слова добавляется аккумулятор. Данная выполняется над всеми значащими битами, кроме знакового, значение LUT-таблицы, адресуемой старшими выходное битами входных переменных, вычитается из аккумулятора (рис. 3.6). Одна четырех входовая LUT-таблица обеспечивает 16 частичных произведений, которые являются комбинациями сумм коэффициентов КИХ-фильтров.

Еще раз обратим внимание на то, что дополнение до двух можно получить, если прибавить 1 к результату обращения. Обращение логически эквивалентно инверсии каждого бита в числе. Вентили Исключающее ИЛИ можно применить для избирательной инверсии в зависимости от значения управляющего сигнала. Прибавление 1 к результату обращения можно реализовать, задавая 1 на входе переноса  $c_0$  (рис.3.6).



## Пример



Пример 1. Вычитание с использованием дополнительного кода (дополнение до двух). Осуществляются инвертирование вычитаемого и суммирование и перенос 1 в младший значащий разряд с последующим сложением




Рис. 3.6. Упрощенная схема КИХ-фильтра на распределенной арифметике

Рассмотрим процесс вычисления более подробно. Предположим, что коэффициенты фильтра целочисленные со знаком, известны и равны  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ . В противном случае можно было воспользоваться инструментом FDATool (Filter Design & Analysis Tool) системы Matlab/Simulink.

В момент времени n=0 на вход КИХ-фильтра подается входная переменная  $x_0(n)$  (отсчет, например, число десятичное число, равное -5, представленное в дополнительном четырехзначном двоичном коде как 1011), которое сохраняется в регистре PSR\_1 (перед вычислением регистры PSR1-PSR4 обнуляются).

Первый цикл обработки состоит в адресации всеми битами младшего значащего разряда всех K=4 входных переменных 0001 LUT-таблицы (рис. 3.7). Из LUT-таблицы извлекается коэффициент  $C_0$ , представленный в дополнительном коде 111110 с расширением знака на два разряда и поступает в масштабирующий аккумулятор, где происходит его сложение с нулем. Операция расширения знака для чисел, представленных в дополнительном коде показана на рис. 3.6.

Полученный результат без учета M3P сохраняется в регистре Reg 1, а в сдвиговый регистр Shif Reg 2 сохраняется M3P. Расширение знака для чисел, поступающих на вход масштабируемого аккумулятора перед сложением и последующее отбрасывание M3P у полученного результата обеспечивают эквивалент операции масштабирования.

Второй цикл обработки (рис. 3.8) начинается с адресации всеми битами более старшего младшего значащего разряда всех k входных переменных LUT-таблицы. Из LUT-таблицы опять извлекается коэффициент  $C_0$ , представленный в дополнительном коде 111110 с расширением знака на два разряда, который поступает в масштабирующий аккумулятор, где происходит его сложение с ранее полученным результатом, сохраненным в регистре Reg 1 с расширением знака до 6 разрядов. Полученный МЗР сохраняется в регистре Shif Reg 2, а СЗР игнорируется.

Третий цикл обработки позволяет накопить в регистре Shif Reg 2 число 010 (рис. 3.9). Четвертый цикл обработки

заканчивается вычитанием всех битов знакового разряда всех k входных переменных LUT-таблицы (рис. 3.10).


Извлеченное из LUT-таблицы число переводится в дополнительный код с помощью операции взятия обратного кода (инверсия всех битов) и прибавления 1 к МЗР входа В масштабирующего аккумулятора. В результате таких манипуляций в регистре Shif Reg 2 накапливается число 1010 (десятичное число 10), что соответствует формуле 1:  $y(n) = C_0 x_0$ . А в регистре Reg 3 будет накоплено двоичное десятиразрядное число 0000001010.

Предположим, что на вход КИХ-фильтра подается, например, десятичное число, равное 3, представленное в дополнительном четырехзначном двоичном коде как 0011, то  $y = C_0 x_0 + C_1 x_1 = -2*3 + (-1)*(-5) = -6 + 5 = -1$ .

Старое значение регистра PSR\_1 (-5) сохраняется в регистр PSR\_2 и замещается новым числом 3. Получим новые значения адресации LUT-таблицы 0011, 0011, 0000 и 0010. Осуществив четыре цикла обработки, получим в регистре Reg 3 двоичное десятиразрядное число 1111111111 (-1 в дополнительном коде в десятиразрядном представлении).

Электрическая схема КИХ-фильтра на четыре отвода с использованием последовательной распределенной арифметики в САПР ПЛИС Quartus II компании Altera показана на рис. 3.11.

Для хранения комбинации сумм коэффициентов КИХ-фильтра (LUТ-таблица) используется мультиплексор 16 в 1. На информационных входах мультиплексора в шестиразрядном представлении с использованием дополнительного кода хранится булева функция  $f = x_0C_0 + x_1C_1 + x_2C_2 + x_3C_3$ .



дополнительном четырехзначном двоичном коде как 1011, первый цикл обработки (адресация Рис. 3.7. На вход КИХ-фильтра подается число десятичное число, равное -5, представленное в 0001). Суммирование частичного произведения  $P_0$  с весом  $2^0$  с 0




Рис. 3.8. Второй цикл обработки (адресация 0001). Суммирование частичного произведения  $P_1$ весом  $2^1$  с частичным произведением  $P_0$  с весом  $2^0$ 




Рис. 3.9. Третий цикл обработки (адресация 0000). Суммирование частичного произведения  $P_2$  с весом  $2^2$  с суммой частичных произведений  $P_0$  с весом  $2^0$  и  $P_1$  с весом  $2^1$ 




Рис. 3.10. Четвертый цикл обработки (адресация 0001). Суммирование (вычитание) частичного произведения  $P_3$  с весом  $-2^3$ , представленного в дополнительном коде с суммой частичных произведений  $P_2$  с весом  $2^2$ ,  $P_1$  с весом  $2^1$  и  $P_0$  с весом  $2^0$ 




Рис. 3.11. Фрагмент схемы КИХ-фильтра на четыре отвода. Показаны мультиплексор 16 в 1 для очистки данных на входах сумматора, счетчик с модулем счета 5 и вспомогательные регистры хранения комбинации сумм коэффициентов, блок вычисления обратного кода, два блока

На адресные входы мультиплексора поступают биты младшего значащего разряда всех k входных переменных LUТ-таблицы. Перед началом работы регистры линии задержки (рис. 3.12) и счетчик обнуляются. Входной отсчет (Х0) первоначально сохраняется в 4-разрядном регистре PSR4 со сдвигом вправо с параллельным входом выходом последовательным (для отладки системы, добавляется параллельный выход). При сдвиге вправо в старший значащий разряд регистра PSR4 добавляется 1. За четыре такта синхронизации входной отсчет X0 окажется в сдвиговом регистре SISO4 с последовательным входом и последовательным выходом, за следующие четыре такта в другом регистре SISO4 и так далее. Каждый регистр SISO4 осуществляет сдвиг вправо. Регистр PSR4 и три регистра SISO4 играют роль линии задержки КИХ-фильтра (многоразрядный сдвиговый регистр).


В качестве простейшего управляющего автомата используется суммирующий счетчик с модулем счета 5. Его задача отсчитать три значения (частичные произведения), поступающие выхода мультиплексора, c четвертое из накопленной суммы. Так как операция взятием обратного вычитания заменяется кода прибавлением 1 к МЗР, можно использовать обычный 7разрядный сумматор со входом переноса Cin. В регистре SIPO4 сохраняется МЗР полученной суммы, а в регистре РІРО6 результат суммирования без учета этого МЗР. Расширение знака на входах сумматора осуществляется с помощью простого копирования СЗР полученной суммы. Регистр PIPO6 и сумматор ADD со схемами расширения знака представляют масштабируемый аккумулятор. Для корректной работы необходимо после обработки каждого входного отсчета сбрасывать входы сумматора в ноль. Это обеспечивают SBROS, представляющие блоки элементов 2И. Полученный результат (профильтрованные входные отсчеты), представляемый в дополнительном коде, сохраняется в регистре PIPO10 с десятибитной точностью.

На рис. 3.13 показаны временные диаграммы работы КИХ-фильтра на распределенной арифметике. На вход КИХ-фильтра подаются входные отсчеты -5 (не показан), 3, 1, 0 в дополнительном коде (представляются как целые числа со знаком). Профильтрованные значения на выходе фильтра (подсвечены оранжевым цветом): 10, -1, -40, 25.

Интересно сравнить временные диаграммы работы КИХ-фильтра на четыре отвода, построенного с помощью мегафукнкции FIR Compiler САПР ПЛИС Quartus II.

Использование Mega Core Fir Compiler позволяет быстро спроектировать цифровой КИХ-фильтр исходя из заданных параметров. Быстрота и малая трудоемкость расчетов делают данное программное обеспечение незаменимым при проектировании КИХ-фильтров в базисе ПЛИС фирмы Altera.

На рис. 3.14 показаны настройки мегаядра FIR Compiler САПР ПЛИС Quartus  $\Pi$ импульсная характеристика И фильтра. Целочисленные коэффициенты проектируемого фильтра загружаются из файла, не масштабируются, имеют фиксированной представление В формате c Выбираются структура КИХ-фильтра на последовательной арифметике и ПЛИС серии распределенной Stratix Галочкой отмечается, что фильтр имеет несимметричную структуру коэффициентов. Для хранения коэффициентов фильтра и отсчетов используются логические ячейки адаптивных логических модулей. Задаются также входная и выходная спецификации фильтра (разрядность представления входных и выходных данных). На рис. 3.15 показана тестовая схема КИХ-фильтра с использованием мегаядра FIR Compiler, а на рис. 3.16 - временные диаграммы работы. Входные отсчеты -5, 3, 1, 0. Профильтрованные значения на выходе: 10, -1, -40, 25.



eg eg

Рис.3.12. Фрагмент схемы КИХ-фильтра. Линия задержки





Рис. 3.13. Временные диаграммы работы КИХ-фильтра на распределенной арифметике



lo-rlione\_exitos

Рис. 3.14. Настройки мегаядра FIR Compiler CAПР ПЛИС Quartus II

Рис. 3.15. Тестовая схема КИХ-фильтра с использованием мегаядра FIR

CIK




Рис. 3.17. Временные диаграммы работы КИХ-фильтра на четыре отвода по коду языка VHDL (пример 2)

Разработаем код высокоуровневого языка описания аппаратных средств VHDL КИХ-фильтра (пример пример 3) с использованием прямой реализации по формуле  $y = C_0 x_0 + C_1 x_1 + C_2 x_2 + C_3 x_3$ И посмотрим временные диаграммы (рис. 3.17). Сравнивая временные диаграммы (рис. 3.13 и рис. 3.16 с рис. 3.17), видим, что профильтрованные значения на выходе у трех фильтров совпадают, однако у фильтров на распределенной арифметике "нужные" выходные значения обновляются через каждые 4 такта. Существенным отличием является наличие у разных фильтров различных вспомогательных сигналов. Дополнительно мегафункция FIR интерфейс, Compiler имеет встроенный облегчающий взаимодействие с периферийными устройствами.

library ieee; use ieee.std logic 1164.all; use ieee.std logic arith.all; package coeffs is type coef arr is array (0 to 3) of signed(3 downto 0); constant coefs: coef arr:= coef\_arr'("1110", "1111", "0111", "0110"); end coeffs; library ieee; use ieee.std logic 1164.all; use ieee.std logic arith.all; use work.coeffs.all; entity fir\_var is port (clk, clk ena: reset, std\_logic; date: in signed (3 downto 0); q\_reg: out signed (9 downto 0)); end fir var:

library ieee; use ieee.std logic 1164.all; use ieee.std\_logic\_arith.all; entity filter 4 is port (din: in std logic vector(3 downto 0);reset, clk: in std\_logic; Sout : out std\_logic\_vector(7 downto 0)); end filter 4; ARCHITECTURE a OF filter 4 IS constant C0: std logic vector(3 downto 0) := "1110";constant C1: std logic vector(3 downto 0) := "1111";constant C2: std logic vector(3 downto in \0):="0111"; constant C3: std\_logic\_vector(3 downto **0**) :="0110"; signal x0,x1,x2,x3:std logic vector(3 downto 0): signal m0,m1,m2,m3:std logic vector(7 downto 0);

```
architecture beh of fir_var is
                                            BEGIN
                                            m0 \le (signed(x0)*signed(C0));
begin
process(clk,reset)
                                            m1 \le (signed(x1)*signed(C1));
type shift_arr is array (3 downto 0)
                                            m2 \le (signed(x2)*signed(C2));
    of signed (3 downto 0);
                                            m3 \le (signed(x3)*signed(C3));
variable shift: shift arr;
variable tmp: signed (3 downto 0);
                                            Sout \le (signed(m0) + signed(m1) + signed(m1))
variable pro: signed (7 downto 0);
                                            signed(m2)+signed(m3);
variable acc: signed (9 downto 0);
                                            process(clk,reset)
begin
                                            begin
if reset='0' then
                                            if reset='1' then
for i in 0 to 3 loop
                                            x0 \le (others = > '0');
shift(i) := (others => '0');
                                            x1 \le (others = > 0');
end loop;
                                            x2 <= (others = > '0');
q_reg \le (others => '0');
                                            x3 \le (others = > '0');
                                            elsif (clk'event and clk='1') then
elsif(clk'event and clk = '1') then
if clk ena='1' then
                                            x0(3 \text{ downto } 0) \le \sin(3 \text{ downto } 0);
shift(0):=date;
                                            x1(3 \text{ downto } 0) \le x0(3 \text{ downto } 0);
pro := shift(0) * coefs(0);
                                            x2(3 \text{ downto } 0) \le x1(3 \text{ downto } 0);
acc := conv_signed(pro, 10);
                                            x3(3 \text{ downto } 0) \leq x2(3 \text{ downto } 0);
                                            end if;
for i in 2 downto 0 loop
pro := shift(i+1) * coefs(i+1);
                                            end process;
acc := acc + conv signed(pro, 10);
                                            END a;
shift(i+1) := shift(i);
end loop;
end if; end if;
q reg<=acc;
end process; end beh;
```

Пример 2. Код языка VHDL КИХ-фильтра на четыре отвода

Пример 3. Код языка VHDL КИХ-фильтра на четыре отвода (вариант)

В данном подразделе на примере проектирования простейшего КИХ-фильтра на четыре отвода показаны основы распределенной арифметики, широко используемой для разработки высокопроизводительных цифровых устройств цифровой обработки сигналов.

## 3.2. КИХ-фильтры на параллельной распределенной арифметике

Цель данного раздела показать, что основой КИХ-фильтра на параллельной распределенной арифметике является параллельный векторный умножитель, реализация которого в базисе ПЛИС позволяет получить максимальный выигрыш по быстродействию.

Уравнение КИХ-фильтра (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) представляется как арифметическая сумма произведений:

$$y = \sum_{k=1}^{K} C_k \cdot x_k \,, \tag{3.6}$$

где y — отклик цепи;  $x_k$  — k — я входная переменная;  $C_k$  — весовой коэффициент k — й входной переменной, который является постоянным для всех n; K - число отводов фильтра.

Если рассматривать входные переменные  $x_k$  как целые десятичные числа со знаком в дополнительном двоичном коде, то

$$x_k = -x_{k(B-1)} 2^{B-1} + \sum_{b=0}^{B-2} x_{kb} \cdot 2^b,$$
 (3.7)

где B – разрядность кода;  $x_{k(B-1)}2^{B-1}$  – знаковый разряд. Подставим выражение (3.7) в (3.6), получим:

$$y = \sum_{k=1}^{K} C_k \cdot \left[ -x_{k(B-1)} 2^{B-1} + \sum_{b=0}^{B-2} x_{kb} \cdot 2^b \right] =$$

$$= -\sum_{k=1}^{K} x_{k(B-1)} 2^{B-1} C_k + \sum_{k=1}^{K} \sum_{b=0}^{B-2} x_{kb} 2^b C_k$$
(3.8)

Раскроем все суммы в выражении (3.8) и сгруппируем числа по степеням B:

$$y = [x_{10} \cdot C_1 + x_{20} \cdot C_2 + x_{30} \cdot C_3 + \dots + x_{K0} \cdot C_K] \cdot 2^0$$

$$+ [x_{11} \cdot C_1 + x_{21} \cdot C_2 + x_{31} \cdot C_3 + \dots + x_{K1} \cdot C_K] \cdot 2^1$$

$$+ [x_{12} \cdot C_1 + x_{22} \cdot C_2 + x_{32} \cdot C_3 + \dots + x_{K2} \cdot C_K] \cdot 2^2$$
....
(3.9)

....

$$\begin{split} & + \left[ x_{1(B-2)} \cdot C_1 + x_{2(B-2)} \cdot C_2 + x_{3(B-2)} \cdot C_3 + \ldots + x_{K(B-2)} \cdot C_K \right] \cdot 2^{B-2} \\ & - \left[ x_{1(B-1)} \cdot C_1 + x_{2(B-1)} \cdot C_2 + x_{3(B-1)} \cdot C_3 + \ldots + x_{K(B-1)} \cdot C_K \right] \cdot 2^{B-1} \end{split}$$

Каждое выражение в квадратной скобке представляет собой сумму операций И над одним разрядом входной переменной  $x_k$ , определяемую весовым фактором B всех k входных переменных и всеми битами весовых коэффициентов  $C_k$ .

Для структуры КИХ-фильтра с восемью отводами на распределенной арифметике с несимметричными коэффициентами выражение в квадратной скобке для индекса b может быть записано в виде

$$[sumb] = x_{1b} \cdot C_1 + x_{2b} \cdot C_2 + x_{3b} \cdot C_3 + x_{4b} \cdot C_4 + x_{5b}C_5 + x_{6b}C_6 + x_{7b}C_7 + x_{8b}C_8$$

и для фильтра с симметричными коэффициентами:

$$[sumb] = (x_{1b} + x_{8b}) \cdot C_1 + (x_{2b} + x_{7b}) \cdot C_2 + (x_{3b} + x_{6b}) \cdot C_3 + (x_{4b} + x_{5b}) \cdot C_4$$

Рассмотрим построение КИХ-фильтра на основе параллельной распределённой арифметики на примере структуры восемь отводов восемь бит. Перепишем уравнение (3.9) в следующем виде:

$$y = [sum0] + [sum1]2^{1} + [sum2] \cdot 2^{2} + \dots + + [sum6] \cdot 2^{6} - [sum7] \cdot 2^{7}$$
(3.10)

при этом под обозначениями sum0, sum1 и т.д. подразумеваются выражения, заключённые соответственно в первых квадратных скобках, во вторых и т.д.

Преобразуем содержимое формулы (3.10) в массив подобных сумм на основе двухвходовых сумматоров:

$$y = \{[sum0] + [sum1]2^{1}\} + \{[sum2] + [sum3]2^{1}\}2^{2} + \{[sum4] + [sum5]2^{1}\}2^{4} + \{[sum6] - [sum7]2^{1}\}2^{6}\}$$

или

$$y = \{\{sum0\} + [sum1]2^1\} + \{[sum2] + [sum3]2^1\}2^2\} + \{\{sum4\} + [sum5]2^1\} + \{\{sum6\} - [sum7]2^1\}2^2\}2^4$$
(3.12)

параллельной Разнипа принципами между И последовательной распределённой арифметики последовательных масштабирующих суммирований значений квадратных скобок за период изменения входного отсчёта. В случае параллельной распределённой арифметики необходимо В идентичных иметь массивов памяти, параллельно адресуемых всеми битами входных BCEX дерево масштабирующих переменных, И сумматоров, соответствующее суммирование осуществляющих значений квадратных скобок. В данном случае результат формируется И за один самым достигается такт тем наибольшее быстродействие структуры.

Выше приведенные уравнения (3.11) и (3.12) полностью эквивалентны по своему значению, однако в последнем случае построения свёртывающего имеется возможность иерархического многоразрядных сумматоров, дерева конвейера упрощает введение достижение намного максимального быстродействия. В итоге всё дерево будет включать в себя восемь многоразрядных сумматоров. Данная параллельной распределённой структура основе на

арифметики обеспечивает практически предельное быстродействие при значительном объёме задействованных ресурсов.

Если рассматривать входные переменные  $x_k$  в формате с фиксированной запятой ( $x_k$  – дробные значения,  $|x_k| < 1$ ,  $x_{k0}$  – знаковый разряд), то

$$x_{k} = -x_{k0} + \sum_{b=1}^{B-1} x_{kb} \cdot 2^{-b},$$

$$y(n) = \sum_{k=1}^{K} C_{k} \cdot \left[ -x_{k0} + \sum_{b=1}^{B-1} x_{kb}^{Ah} \cdot 2^{-b} \right] =$$

$$= -\sum_{k=1}^{K} x_{k0} \cdot C_{k} + \sum_{k=1}^{K} \sum_{b=1}^{B-1} x_{kb} \cdot C_{k} \cdot 2^{-b}$$

$$(3.13)$$

Аналогично выражению (3.9) уравнение КИХ-фильтра для формата с фиксированной запятой будет иметь вид

$$y(n) = -\left[x_{10} \cdot C_1 + x_{20} \cdot C_2 + x_{30} \cdot C_3 + \dots + x_{K0} \cdot C_K\right] \cdot 2^0 + \\
+ \left[x_{11} \cdot C_1 + x_{21} \cdot C_2 + x_{31} \cdot C_3 + \dots + x_{K1} \cdot C_K\right] \cdot 2^{-1} + \\
+ \left[x_{12} \cdot C_1 + x_{22} \cdot C_2 + x_{32} \cdot C_3 + \dots + x_{K2} \cdot C_K\right] \cdot 2^{-2} + \\
\dots \\
+ \left[x_{1(B-2)} \cdot C_1 + x_{2(B-2)} \cdot C_2 + x_{3(B-2)} \cdot C_3 + \dots + x_{K(B-2)} \cdot C_K\right] \cdot 2^{-(B-2)} + \\
+ \left[x_{1(B-1)} \cdot C_1 + x_{2(B-1)} \cdot C_2 + x_{3(B-1)} \cdot C_3 + \dots + x_{K(B-1)} \cdot C_K\right] \cdot 2^{-(B-1)}.$$

Переформулируем выражение (3.14) и представим его в следующем виде и сравним с уравнением (3.13):

$$y(n) = -\sum_{k=1}^{K} C_k x_{k0} + \sum_{b=1}^{B-1} \left[ \sum_{k=1}^{K} C_k x_{kb} \right] 2^{-b} =$$

$$= -P_0 + \left[ \sum_{b=1}^{B-1} 2^{-b} P_b \right]$$
(3.15)

где P – частичные произведения (значения в квадратных скобках выражения (3.14), представляющие комбинации сумм коэффициентов фильтра, которые предварительно вычисляются), а масштабирование частичных произведений может быть параллельным или последовательным.

Видим. изменение формулах ОТР В приводит перестройке аппаратных ресурсов фильтра (рис. 3.18). По формуле (3.13) получается фильтр с использованием операций умножения с накоплением, а по формуле (3.15) - фильтр на распределенной арифметике без операций явного умножения. КИХ-фильтра, представленные выражения ДЛЯ целочисленными дробными значениями, И отличаются вычислениями знакового разряда и весовых коэффициентов. Например, КИХ-фильтра ДЛЯ на восемь отводов целочисленными значениями старший знаковый разряд - это выражение -[sum7] с весом  $2^7$ , а для фильтра с дробными значениями это -[sum0] с весом  $2^0$ .

Дополнительный код, целочисленные значения

$$y(n) = \left[\sum_{b=0}^{B-2} 2^b P_b\right] - 2^{B-1} P_{B-1}$$
 (3.16)

Дополнительный код, дробные значения

$$y(n) = -P_0 + \left[ \sum_{b=1}^{B-1} 2^{-b} P_b \right]$$
 (3.17)




Рис. 3.18. КИХ-фильтр на четыре отвода: а) аппаратная реализация фильтра по формуле (3.13); б) по формуле (3.15) с использованием LUT

Рассмотрим КИХ-фильтр (рис. 3.19) с симметричными коэффициентами (выбираются симметрично относительно центральной величины). В основе стуктуры КИХ-фильтра лежит параллельный векторный перемножитель, в качестве коэффициентов которого из-за постоянства используют таблицу Рассмотрим простейший перекодировок (LUT). параллельный векторный 2перемножитель четырех разрядных сигналов на четыре 2-разрядные константы разрядный векторный перемножитель) в предположении, что все величины целочисленные и положительные, представлены в прямом коде (рис. 3.20). Умножение и сложение происходят параллельно с использованием LUT (табл. 3.1).




Рис. 3.19. Структура КИХ-фильтра на восемь отводов с симметричными коэффициентами, в основе которой лежит параллельный векторный перемножитель

Коэффициенты 
$$h(n)$$
  $\longrightarrow$  01 11 10 11  $s(1)$   $s(2)$   $s(3)$   $s(4)$   $s(1)$   $s(2)$   $s(3)$   $s(4)$   $s(3)$   $s(4)$   $s(2)$   $s(3)$   $s(4)$   $s(3)$   $s(4)$   $s(4)$ 

Рис. 3.20. Принцип параллельного векторного перемножения

Принцип формирования частичного произведения P1(n) показан на рис. 3.20. Булева функция y = [s(1)h(1)] + [s(2)h(2)] + [s(3)h(3)] + [s(4)h(4)] для формирования P1(n) реализуется таблицей истинности, которая хранится в LUT. Идентичная таблица используется и для формирования P2(n).

Для завершения формирования частичного произведения P2(n) результат необходимо сдвинуть на один разряд влево, что равносильно умножению на 2. Это легко сдвиговых помощью реализовать регистров. частичные произведения P1(n) и P2(n) необходимо сложить с учетом возможного переполнения. На рис. 3.21 показан параллельный векторный перемножитель четырех Таким образом, сигналов. требуются разрядных идентичные таблицы, двоичный сдвиг влево и операция суммирования.

На рис. 3.22 показана структура КИХ-фильтра восемь отводов восемь бит на распределенной арифметике с несимметричными и с симметричными коэффициентами, обеспечивающими точность вычислений от 8 до 19 бит (полная точность), автоснове которой лежит параллельный векторный перемножитель.

Таблица 3.1 Формирование частичного произведения P1(n)

	<del>-</del>	
s(n)	P1	y=[s(1)*h(1)]+[s(2)h(2)] +[s(3)h(3)]+[s(4)h(4)]
0000	0	00 + 00 + 00 + 00 = 0000
0001	h(1)	00 + 00 + 00 + 01 = 0001
0010	h(2)	00 + 00 + 11 + 00 = 0011
0011	h(2) + h(1)	00 + 00 + 11 + 01 = 0100
0100	h(3)	00 + 10 + 00 + 00 = 0010
0101	h(3) + h(1)	00 + 10 + 00 + 01 = 0011
0110	h(3) + h(2)	00 + 10 + 11 + 00 = 0101
0111	h(3) + h(2) + h(1)	00 + 10 + 11 + 01 = 0110
1000	h(4)	11 + 00 + 00 + 00 = 0011
1001	h(4) + h(1)	11 + 00 + 00 + 01 = 0100
1010	h(4) + h(2)	11 + 00 + 11 + 00 = 0110
1011	h(4) + h(2) + h(1)	11 + 00 + 11 + 01 = 0111
1100	h(4) + h(3)	11 + 10 + 00 + 00 = 0101
1101	h(4) + h(3) + h(1)	11 + 10 + 00 + 01 = 0110
1110	h(4) + h(3) + h(2)	11 + 10 + 11 + 00 = 1000
1111	h(4) + h(3) + h(2) + h(1)	11 + 10 + 11 + 01 = 1001




Рис. 3.21. Параллельный векторный перемножитель четырех 2-разрядных сигналов на четыре 2-разрядные константы




Рис. 3.22. Структура КИХ-фильтра восемь отводов восемь бит на распределенной параллельной арифметике: а) с несимметричными коэффициентами; б) с симметричными




Рис. 3.22. Структура КИХ-фильтра восемь отводов восемь бит на распределенной параллельной арифметике: а) с несимметричными коэффициентами; б) с симметричными (продолжение)






Рис. 3.23. Тестовая схема КИХ-фильтра с использованием мегаядра FIR Compiler на последовательной и параллельной распределенной арифметике





Входные данные на линии задержки представлены с 8-битной точностью параллельного кода. Для фильтра с симметричными коэффициентами требуются на выходах линии задержки 4 параллельных сумматора, которые своими выходами непосредственно адресуют 4-входовые LUT. Для того, чтобы переполнение гарантированно не произошло, необходимы 9-разрядные сумматоры, что обеспечивается расширением знакового разряда на входах. Это приводит к увеличению числа LUT с 8 до 9. В случае фильтра с несимметричными коэффициентами восемь отводов линии задержки уже адресуют 16 таких таблиц (число адресных линий равно числу элементов в векторе размерностью K, т.е. вместо использования 8 LUT с восемью входами можно использовать 16 LUT с четырьмя входами).

Частичные произведения, представляющие комбинацию сумм 8-разрядных коэффициентов, хранящиеся в LUT представлены с 10-битной точностью с запасом в два разряда. Поэтому в случае фильтра с несимметричными коэффициентами для суммирований значений с выходов LUT используются восемь 10 разрядных сумматоров. На входах последующих 12, 14 и 19-разрядных сумматоров требуется коррекция разрядности. Для фильтра с симметричными коэффициентами необходимы 12, 14, 18 и 19-разрядные сумматоры с соответствующей коррекцией на входах, а для получения 19-битной точности дополнительно требуется конвейер из трех регистров для суммирования значений выхода самой младшей LUT.

Для ускорения процесса разработки целесообразно воспользоваться мегаядрами. На рис. 3.23 приведена тестовая схема КИХ-фильтра с использованием мегаядра FIR Compiler САПР Quartus II компании Altera на последовательной и параллельной распределенной арифметике.

Предположим, что коэффициенты фильтра целочисленные со знаком, известны и равны  $C_0 = -2$  ,  $C_1 = -1$  ,

 $C_2=7$  и  $C_3=6$ . На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д., т.е. согласно формуле  $y=C_0x_0+C_1x_1+C_2x_2+C_3x_3$ .

На рис. 3.24 и рис. 3.25 показаны временные диаграммы работы КИХ-фильтра с использованием последовательной и параллельной распределенной арифметики. Анализ задействованных ресурсов ПЛИС серии Stratix III при реализации КИХ-фильтров на четыре отвода с использованием мегаядра FIR Compiler показан в табл. 3.2.

Анализ табл. 3.2 показывает, что при числе отводов равным четырем существенной разницы между последовательной и параллельной арифметиками нет, т.к. для фильтра на последовательной арифметики требуется еще и управляющий автомат, который по числу задействованных триггеров может перекрыть число используемых АЛМ для выполнения комбинационных функций.

В структуре КИХ-фильтра на параллельной распределенной арифметике используется параллельный векторный перемножитель.

Несимметричность коэффициентов КИХ-фильтра на параллельной распределенной арифметики ведет к увеличению числа LUT.

КИХ-фильтров Основным достоинством на параллельной распределенной арифметике является быстродействие при возрастании повышенное числа задействованных ресурсов. Значительно снизить число LUT позволяет используемых последовательная распределенная арифметика.



Таблица 3.2 Анализ задействованных ресурсов ПЛИС серии Stratix III при реализации КИХ-фильтров на четыре отвода с использованием мегаядра FIR Compiler

Ресурсы ПЛИС	Последовательная	Параллельная
серии Stratix III	распределенная	распределенная
	арифметика	арифметика
1	2	3
Кол-во АЛМ для	74	87
выполнения		
комбинационных		
функций		
Кол-во АЛМ с	4	4
памятью		
АЛМ	79	79
Кол-во выделенных	136	134
регистров		
Аппаратные		
перемножители		
Кол-во АЛМ для	13	17
выполнения		
комбинационных		
функций без		
использования		
регистров		
Кол-во АЛМ под	71	60
регистерные		
ресурсы	1	
Кол-во АЛМ под	65	74
комбинационные и	ЛАНЬ <sup>®</sup>	
регистерные		
ресурсы	100	100
Рабочая частота в	400	400
наихудшем случае,		
МГц		

### 3.3. Пример реализации КИХ-фильтра на параллельной распределенной арифметике

Уравнение КИХ-фильтра со структурой четыре отвода четыре бита (прямая реализация) представляется как арифметическая сумма произведений:  $P_{out} = C_1 d_1 + C_2 d_2 + C_3 d_3 + C_4 d_4. \quad \text{В случае параллельной распределенной арифметики уравнение КИХ-фильтра на четыре отвода записывается в виде$ 

$$P_{out} = 2^{0} * P_{0} + 2^{1} * P_{1} + 2^{2} * P_{2} - 2^{3} * P_{3}$$
(3.18)

Частичные произведения  $P_0$ ,  $P_1$ ,  $P_2$  и  $P_3$ :

$$P_0 = C_1 d_1(0) + C_2 d_2(0) + C_3 d_3(0) + C_4 d_4(0) = \sum_{n=1}^{4} C_n d_n(0); \quad (3.19)$$

$$P_{1} = C_{1}d_{1}(1) + C_{2}d_{2}(1) + C_{3}d_{3}(1) + C_{4}d_{4}(1) = \sum_{n=1}^{4} C_{n}d_{n}(1);$$
 (3.20)

$$P_2 = C_1 d_1(2) + C_2 d_2(2) + C_3 d_3(2) + C_4 d_4(2) = \sum_{n=1}^{4} C_n d_n(2); \quad (3.21)$$

$$P_3 = C_1 d_1(3) + C_2 d_2(3) + C_3 d_3(3) + C_4 d_4(3) = \sum_{n=1}^{4} C_n d_n(3). \quad (3.22)$$

В случае параллельной распределённой арифметики для КИХ-фильтра на четыре отвода необходимо иметь четыре идентичных массивов памяти, параллельно адресуемых всеми битами входных переменных всех И свертывающееся многоразрядных иерархическое дерево сумматоров, осуществляющих соответствующее суммирование частичных произведений  $P_0$ ,  $P_1$ ,  $P_2$  и  $P_3$ . В данном случае результат формируется за один такт И тем самым достигается наибольшее быстродействие структуры.

На рис. 3.26 показана линия задержки КИХ-фильтра, а на рис. 3.27 - принцип подключения выходов линии задержки

КИХ-фильтра четыре LUT. на отвода К 4-входовым Разрядность входной шины данных N = 4. Входные данные на 4-битной представлены c линии задержки точностью параллельного 4-входовая LUT обеспечивает кода. частичных произведений (на примере  $P_0$ , представляющих комбинации коэффициентов собой CVMM фильтра представленные с 8-битной точностью).

заполнения 4-входовой LUT Пример показан табл. 3.3, а описание на языке VHDL представлено ниже. На рис. 3.28 показана структура КИХ-фильтра на четыре отвода четыре бита на распределенной параллельной арифметике. Фильтр состоит из четырех однотипных LUT, формирующих частичные произведения  $P_0$ ,  $P_1$ ,  $P_2$  и  $P_3$  согласно формулам 3.19-3.22. Для суммирований значений с выходов LUT в соответствии с их весом (формула 3.18) используются два 12-14-разрядный сумматоры соответствующей c И один чтобы коррекцией разрядности на входах ДЛЯ того, гарантировано предотвратить переполнение.




Рис. 3.26. Линия задержки КИХ-фильтра на регистрах




Рис. 3.27. Принцип подключения выходов линии задержки КИХ-фильтра на четыре отвода к 4-входовым LUT

Таблица 3.3

### Вариант заполнения 4-входовой LUT на примере частичного произведения $P_0$

d4(0),d3(0),d2(0),d1(0)	Выход LUT-таблицы, P0
0000	0
0001	C1
0010	C2
0011	C2+C1
0100	C3
1111	C4+C3+C2+C1

library IEEE;

```
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
use IEEE.std_logic_arith.all;
Entity PartialProd is
Port (D: in std logic vector(3 downto 0);
                  P: out std logic vector(9 downto 0));
-- 4 * 8 bit coeff => 10 bit product
End PartialProd:
 Architecture Behave of PartialProd is
constant c1 : std_logic_vector := "11111110"; -- coefficient for tap 1
-- -2D
constant c2 : std_logic_vector = "111111111"; -- coefficient for tap 2
-- -1D
constant c3 : std_logic_vector \( \begin{aligned} \begin{align
-- 7D
constant c4 : std_logic_vector := "00000110"; -- coefficient for tap 4
-- 6D
-- Compute all the partial products and store them as constants.
constant v0 : std logic vector := sxt("0", 10);
constant v1 : std_logic_vector := sxt(c1, 10);
constant v2 : std_logic_vector := sxt(c2, 10);
constant v3: std logic vector := v1 + v2;
constant v4 : std_logic_vector := sxt(c3, 10);
```

```
constant v5 : std_logic_vector := v4 + v1;
constant v6 : std logic vector := v4 + v2;
constant v7 : std_logic_vector := v4 + v3;
constant v8 : std_logic_vector := sxt(c4, 10);
constant v9: std logic vector := v8 + v1;
constant v10: std logic vector := v8 + v2;
constant v11 : std logic vector := v8 + v3;
constant v12: std\_logic\_vector := v8 + v4;
constant v13 : std_logic_vector := v8 + v5;
constant v14: std\_logic\_vector := v8 + v6;
constant v15: std_logic_vector := v8 + v7;
Begin
prodeval: process (D)
begin
case(d) is
when "0000" => P <= v0:
when "0001" => P <= v1;
when "0010" => P <= v2;
when "0011" => P <= v3;
when "0100" => P <= v4;
when "0101" \Rightarrow P \le v5;
when "0110" => P <= v6;
when "0111" \Rightarrow P \le v7:
when "1000" => P <= v8;
when "1001" => P <= v9;
when "1010" => P <= v10:
when "1011" => P <= v11;
when "1100" \Rightarrow P \iff v12;
when "1101" \Rightarrow P \leq v13;
when "1110" \Rightarrow P \le v14:
when "1111" \Rightarrow P \leq v15;
end case;
end process;
end behave:
```

Пример описания заполнения LUT на языке VHDL для КИХ-фильтра на четыре отвода

ЛАНЬ




Рис. 3.28. Структура КИХ-фильтра на четыре отвода четыре бита на распределенной параллельной арифметике с указанием операции расширения знака

На рис. 3.29 показана функциональная модель КИХфильтра на четыре отвода четыре бита на распределенной параллельной арифметике в САПР ПЛИС Quartus II с использованием линии задержки на регистрах (рис. 3.29, а) и линии задержки на базе встроенных блоков ОЗУ (рис. 3.29,  $\delta$ ). Мегафункция ALTSHIFT\_TAPS, используемая в качестве линии задержки, представляет собой двухпортовое ОЗУ. иерархическое дерево многоразрядных Свертывающее сумматоров выполнено на мегафункциях LPM\_ADD\_SUB. Для знакового разряда ( $P_3$ ) необходимо сформировать дополнение до двух путем обращения  $P_3$  с последующим прибавлением 1 к младшему разряду.

Обращение логически эквивалентно инверсии каждого бита в числе. Вентили Исключающее ИЛИ можно применить для избирательной инверсии в зависимости от значения управляющего сигнала. Прибавление 1 можно организовать

подключением входа переноса  $C_{in}$  одного из 12-разрядного сумматора к шине питания.

Прохождение единичного импульса по структуре КИХфильтра в случае использования линии задержки на регистрах 3.30. Ha выходе фильтра показано на рис. коэффициенты фильтра  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ . На рис. 3.31 показаны временные диаграммы работы фильтра для случая, когда на вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д. На рис. 3.32 и 3.33 показаны В временные диаграммы случае использования задержки на базе встроенных блоков ОЗУ.


тестировании принимают участие следующие параллельная структуры фильтров: классическая ЦОС-боков использованием аппаратных (собран на мегафункции ALTMULT\_ADD); систолическая структура; поведенческое описание на языке VHDL с использованием оператора цикла без привязки к какой-либо структуре, с использованием программных умножителей (мегафункция ALTMEMMULT) и фильтр, на параллельной распределенной арифметике, реализованный с помощью мегаядра MegaCore FIR Compiler.

Рассмотренные основные структурные схемы параллельных КИХ-фильтров позволяют сделать вывод, что использование КИХ-фильтров параллельной на распределенной арифметике позволяют для ПЛИС серии Cyclone III получить рекордное быстродействие "безумножительных" схем умножения использования (табл. 3.4), не снижаемое при увеличении числа отводов фильтра и точности представления входных данных. Это особенно актуально ДЛЯ проектов, использующих низкопроизводительные (бюджетные) серии ПЛИС. А также в том случае, если пользователь откажется от применения в мегафункций проекте умножителей опционально


использующих либо аппаратные умножители, встроенные в ЦОС-блоки (ALTMULT\_ADD, ALTMULT\_ACCUM), либо программные (ALTMEMMULT).

Использование кода языка VHDL и мегаядра FIR фильтра Compiler (структура задается пользователем опционально) в отличие от фильтров, структура которых разрабатывается "вручную", приводит пониженному К быстродействию, однако при этом необходимо учитывать, что рассматриваемые примеры сильно упрощены. Для точной производительности фильтров необходимо оценки пользоваться сравнительными таблицами из официальных документов производителей ПЛИС.

КИХ-фильтров с большим числом отводов и коэффициентов представления точностью характерно задействованных ПЛИС ресурсов возрастание числа (табл. 3.5), поэтому необходимо по возможности использовать симметричные фильтры. Использование линии задержки на блочной памяти ПЛИС, также позволяет сократить число логических используемых элементов. Последовательно распределенная арифметика снижает объем задействованных ресурсов ПЛИС, НО ухудшает быстродействие И производительность фильтров.



арифметике в САПР ПЛИС Quartus II: а) линия задержки на регистрах; б) линия задержки на базе встроенных блоков ОЗУ; в) частичные произведения на базе LUT и свертывающееся Рис. 3.29. КИХ-фильтр на четыре отвода четыре бита на распределенной параллельной иерархическое дерево многоразрядных сумматоров



арифметике в САПР ПЛИС Quartus II: а) линия задержки на регистрах; б) линия задержки на базе встроенных блоков ОЗУ; в) частичные произведения на базе LUT и свертывающееся Рис. 3.29. КИХ-фильтр на четыре отвода четыре бита на распределенной параллельной иерархическое дерево многоразрядных сумматоров (продолжение)





Рис. 3.30 Прохождение единичного импульса по структуре КИХ-фильтра в случае

использования линии задержки на регистрах



регистрах. На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения Рис. 3.31. Временные диаграммы работы фильтра в случае использования линии задержки на на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д.




Рис. 3.32. Прохождение единичного импульса по структуре КИХ-фильтра в случае использования линии задержки на базе встроенных блоков ОЗУ




Рис. 3.33. Временные диаграммы работы фильтра в случае использования линии задержки на базе встроенных блоков ОЗУ

Таблица 3.4

Реализация параллельных КИХ-фильтров на 4 отвода в базисе ПЛИС Cyclone III EP3C5E144C7

Метафункция АLТМЕММULТ, программный умножитель на константу, четыре блока по одному умножителю в каждом, коэффициенты запружаются из внешнего порта	8	166	146
КИХ-фильтр на языке VHDL с использова- нием оператора цикла loop	L	24	42
Систоличес- кий КИХ- фильтр с однотипным и процессор- ными элементами	9	165	132
Метафункция АLTMULT_ADD. четыре умножителя и дерево сумматоров в блоке, внешняя линия задержки из 3-регистров	5	41	29
Параллельная распределенная арифметика, метаядро FIR Compiler	7	382	342
льная ленная тика, .29. пержки ОЗУ	3	44	44
Параллельная распределенная арифметика, рис. 3.29. Линия задержки на Регис-Трах	2	26	40
Ресурсы ПЛИС	1	Логических элементов	LUT для реализации комбинационных функций

Продолжение табл. 3.4

8	116	0 (режим auto, 1 умножитель размерностью 4х4 занимает 20 lut+256 bits(Auto)+29 геg)	300/250
7	22		78/1781
9	92	0 (метафункция LPM_MULT, умножители реализованы на LUT, 1 умножитель размерностью 4x4 занимает 24 LUT)	206/206
5	22	4 (умножитель 9х9)	233/233
4	253	0	89/24
3	4	0	305/ 205
2	16	0 (без использов ания метафунк ций)	807/250
1	Регистров для реализации последовате- льностной логики	Аппаратные ЦОС- блоки, встроенные в базис ПЛИС	Максимальная частота/частота в наихудшем случае, Fmax, MГц (временная модель Slow 1200mV 85C Model)

Таблица 3.5

Тестирование КИХ-фильтра со структурой 97 отводов восемь бит с точностью представления коэффициентов 14 бит, реализованного с помощью мегаядра FIR Compiler на ПЛИС серии

# Cyclone III

Быстродействие,	MSPS		L		еских элементов,		288	Тараллельная распределенная арифметика с использованием ресурсов встроенных блоков памяти М9К,		283	Іоследовательная распределенная арифметика с использованием ресурсов встроенных блоков памяти М9К, уровень конвейеризации 1, EP3C10F256C6	36
Fmax,	МГц		ЛА	ΉЬ	ов логич		288	роенны		283	эв встро С6	323
Умножите-	9х6 ип				ванием ресурсс	уровень конвейеризации 1, ЕРЗС10F256С6	1	зм ресурсов вст	уровень конвейеризации 1, ЕРЗС40F780С6	1	еленная арифметика с использованием ресурсов и М9К, уровень конвейеризации 1, EP3C10F256C6	1
ITb		Блоки	памяти	M9K	использо	зации 1, Е	3	льзование	зации 1, Е	84	использо гризации	8
Память		Регис-	тры ЛЭ,	биты	ифметика с	, конвейери	802	тика с испо	, конвейери	120030	ифметика с ень конвейс	14167
Регистры ЛЭ для	последователь-	ностной	ЛОГИКИ		Параллельная распределенная арифметика с использованием ресурсов логических элементов,	уровен	3715	пределенная арифме	уровен	2155	я распределенная ар М9К, уров	462
LUT для	реализации	комбинацион-	ных функций		Параллельна		3416	Параллельная рас		1948	Последовательна	327

#### 4. СИСТОЛИЧЕСКИЕ КИХ-ФИЛЬТРЫ В БАЗИСЕ ПЛИС

### 4.1. Проектирование систолических КИХ-фильтров в базисе ПЛИС с использованием САПР Quartus II

Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. В настоящее время входит в состав мегафункции (ALTMULT\_ADD) САПР Quartus II начиная с версии 11, 12 и 13 для работы с ЦОС-блоками серий Cyclon V, Arria V и Stratix V, выполненных по 28 нм технологическому процессу и функции XtremeDSP<sup>TM</sup> Digital Signal Processing для ЦОС-блока DSP48 ПЛИС серии Virtex-4 Xilinx.

В фон-неймановских машинах данные, считанные из памяти, однократно обрабатываются в процессорном элементе (ПЭ), после чего снова возвращаются в память (рис. 4.1, a). Авторы идеи систолической матрицы Кунг и Лейзерсон предложили организовать вычисления так, чтобы данные на своем пути от считывания из памяти до возвращения обратно пропускались через как можно большее число ПЭ (рис. 4.1,  $\delta$ ).

Если сравнить положение памяти в вычислительных системах со структурой живого организма, то по аналогии ей можно отвести роль сердца, множеству ПЭ – роль тканей, а поток данных рассматривать как циркулирующую происходит название систолическая Отсюда И (систола - сокращение предсердий и желудочков сердца, при нагнетается котором кровь В артерии). Систолическая однородная вычислительная среда структура ЭТО элементов, совмещающая в себе свойства процессорных конвейерной матричной обработки. И Систолические эффективны структуры при выполнении матричных вычислений, обработке сигналов, сортировке данных и т.д.

Рассмотрим структуру систолического КИХ-фильтра на четыре отвода (рис. 4.2). В основе структуры лежит

ритмическое прохождение двух потоков данных  $x_{in}$  и  $y_{in}$  навстречу друг другу.




Рис. 4.1. Обработка данных в вычислительных системах: а) фон-неймановского типа; б) — систолической структуры

Последовательные элементы каждого потока разделены периодом, чтобы любой тактовым ИЗ них любым встретиться элементом встречного Вычисления выполняются параллельно В процессорных элементах, каждый из которых реализует один шаг в операции вычисления скалярного произведения (рис. 4.2). Значение  $y_{in}$ , поступающее на вход ПЭ, суммируется с произведением входных значений  $x_{in}$  и  $c_{k}$ . Результат выходит из ПЭ как  $y_{out} = y_{in} + c_k * x_{in}$ . Значение  $x_{in}$ , кроме того, для возможного последующего использования остальной частью транслируется через ПЭ без изменений и покидает его в виде  $x_{out}$ . Таким образом, на каждый отвод фильтра приходится один ПЭ. На рис. 4.2 показана структура систолического КИХотвода. Потоки фильтра на четыре сигналов  $y_{in}$ , представляющего накопленный результат вычисления скалярного произведения и входного  $x_{in}$  распространяются слева на право. На входах  $x_{in}$  и выходах суммы каждого ПЭ добавлены регистерные элементы, позволяет что накопленному результату и входному значению оставаться в синхронизации.

Для получения конечного результата используется сеть сумматоров, которая последовательно суммирует скалярные

произведения. Фильтр состоит из двух однотипных процессорных элементов ПЭ1 и ПЭ2. На вход  $y_{in}$  ПЭ1 необходимо подать сигнал логического нуля, а на входной линии  $x_{in}$  используется один регистр, а не два, как у ПЭ2.




Рис. 4.2. Систолический КИХ-фильтр на четыре отвода, составленный из четырех секций DSP48 ПЛИС Virtex-4 фирмы Xilinx

Используя представленные соображения выше разработаем модель систолического фильтра на четыре отвода  $y = C_0 x_0 + C_1 x_1 + C_2 x_2 + C_3 x_3$  в САПР ПЛИС Quartus II в базисе ПЛИС серии Stratix III. Предположим, что коэффициенты фильтра целочисленные со знаком известны и равны  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ . На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д., т.е. согласно модели. В перемножителей используем мегафункцию качестве LPM MULT. Регистры выполнены на мегафункциях LPM FF. Систолический КИХ-фильтр на четыре отвода процессорными элементами ПЭ1 и ПЭ2 в САПР ПЛИС Quartus II показан на рис. 4.3. На рис. 4.4 и рис. 4.5 показаны схемы процессорных элементов ПЭ1 и ПЭ2, а на рис. 4.6 временные диаграммы работы систолического КИХ-фильтра на четыре отвода.




Рис. 4.3. Систолический КИХ-фильтр на четыре отвода в САПР ПЛИС Quartus II с процессорными элементами ПЭ1 и ПЭ2




Рис. 4.4. Первый процессорный элемент ПЭ1




Рис. 4.6. Временные диаграммы работы систолического КИХ-фильтра на четыре отвода с процессорными элементами ПЭ1 и ПЭ2




Рис. 4.8. Однотипный процессорный элемент




Рис. 4.9. Временные диаграммы работы систолического КИХфильтра на четыре отвода с однотипными процессорными элементами

На входах перемножителя сигналов, выполненных на мегафункции ALT MULT в процессорном элементе 1PE, необходимы по одному 4-разрядному регистру для процесса согласования вычислений. на одном из сигналов В процессорном элементе 2PE перемножителя необходимы два 4-разрядных регистра, первый из которых играет роль линии задержки.

КИХ-фильтра Упростить структуру систолического позволяет использование однотипного процессорного 4.7 элемента (рис. рис. 4.8). Правильность функционирования такого решения подтверждает диаграмма на рис. 4.9.

Пример 1 демонстрирует код языка VHDL КИХ-фильтра с использованием прямой реализации по формуле  $y=C_0x_0+C_1x_1+C_2x_2+C_3x_3$ . По коду были получены временные диаграммы, показанные на рис. 4.10. Сравнивая временные диаграммы на рис. 4.6, 4.9 и рис. 4.10, видим, что фильтры работают корректно.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
package coeffs is
type coef_arr is array (0 to 3) of signed(3 downto 0);
constant coefs: coef_arr:= coef_arr'("1110", "1111", "0111", "0110");
```

```
end coeffs;
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use work.coeffs.all:
entity fir var is
port (clk, reset, clk_ena: in std_logic;
    date: in signed (3 downto 0);
    q_reg: out signed (9 downto 0));
end fir var;
architecture beh of fir var is
begin
process(clk,reset)
    type shift_arr is array (3 downto 0)
    of signed (3 downto 0);
    variable shift: shift arr:
    variable tmp: signed (3 downto 0);
    variable pro: signed (7 downto 0);
    variable acc: signed (9 downto 0);
  begin
if reset='0' then
for i in 0 to 3 loop
shift(i) := (others => '0');
end loop;
q_reg \le (others = > '0');
elsif(clk'event and clk = '1') then
if clk ena='1' then
                 shift(0):=date;
                 pro := shift(0) * coefs(0);
                 acc := conv_signed(pro, 10);
                 for i in 2 downto 0 loop
                 pro := shift(i+1) * coefs(i+1);
                 acc := acc + conv signed(pro, 10);
                 shift(i+1):= shift(i);
                 end loop;
end if:
end if;
      q_reg<=acc;
```

end process;

end beh;

Пример 1. Код языка VHDL КИХ-фильтра на четыре отвода




Рис. 4.10. Временные диаграммы работы КИХ-фильтра на четыре отвода по коду языка VHDL

В качестве примера рассмотрим, как обстоит дело с индустриальными ПЛИС последнего поколения фирмы Altera серии Cyclon V и Stratix V. В указанных сериях появились ЦОС-блоки с переменной точностью, одна из особенностей реализация систолических КИХ-фильтров. которых – это Каждый ЦОС-блок серии Stratix V позволяет реализовать два 18-разрядных двух перемножителя сигналов ОДИН 32-разрядных перемножитель двух сигналов, причем встроенные в выходные цепи ЦОС-блоков многоразрядные сумматоры позволяют организовать первый и второй уровень в дереве многоразрядных сумматоров в случае проектирования параллельных КИХ-фильтров.

На рис. 4.11 показана прямая форма КИХ-фильтра с коэффициентами 16 несимметричными на отводов, коэффициенты представлены с 18-битной точностью, с использованием ЦОС-блоков ПЛИС серии Stratix V. В ЦОСблоках используются два уровня суммирования по отношению внешнему многоразрядных К дереву сумматоров, каскадирующая шина и, как вариант, линия задержки может быть сконфигурирована из внутренних входных регистров.


На рис. 4.12 показана прямая форма КИХ-фильтра на 8 отводов с несимметричными коэффициентами с

использованием ЦОС-блоков серии Stratix V. Для реализации фильтров с большим числом отводов необходимы внешние линия задержки и дерево многоразрядных сумматоров по отношению к ЦОС-блокам, при этом в самом ЦОС-блоке осуществляется первый уровень суммирования значений с отводов фильтра, предварительно умноженных на его коэффициенты.


Использование ЦОС-блоков при проектировании КИХ-фильтра прямой формы позволяет вдвое сократить число многоразрядных сумматоров, но оставшаяся часть дерева сумматоров реализуется на внутренних ресурсах ПЛИС, что отрицательно сказывается на общем числе задействованных ресурсах и, как следствие, снижается быстродействие фильтра за счет увеличения задержек в трассировочных каналах самой ПЛИС.

Существенно уменьшить число используемых ресурсов позволяет систолический КИХ-фильтр, в ЦОС-блоках которого реализуются операции умножения и сложения с конвеиеризацией, т.е. отпадает необходимость в дереве многоразрядных сумматоров, однако он может иметь большую латентность по сравнению с прямой реализацией фильтра (рис. 4.13). Мегафункция ALTMULT\_ADD CAПР Quartus II начиная с версии 11.0 для ПЛИС серий Arria V, Cyclone V и Stratix V позволяет конфигурировать ЦОС-блоки для организации систолических фильтров.

На рис. 4.14 представлена структура ЦОС-блока с переменной точностью ПЛИС серии Cyclon V, на которой, выделен процессорный элемент, а на рис. 4.15 показано включение систолического регистра в мегафункции ALTMULT\_ADD для ПЛИС серии Cyclon V.




серии Stratix V; б) – режимы ЦОС-блока для прямой реализации КИХ-фильтра с симметричными Рис. 4.11. а) Прямая форма КИХ-фильтра с несимметричными коэффициентами на 16 отводов, коэффициенты представлены с 18-битной точностью с использованием ЦОС-блоков ПЛИС и несимметричными коэффициентами




серии Stratix V; б) – режимы ЦОС-блока для прямой реализации КИХ-фильтра с симметричными Рис. 4.11. а) Прямая форма КИХ-фильтра с несимметричными коэффициентами на 16 отводов, коэффициенты представлены с 18-битной точностью с использованием ЦОС-блоков ПЛИС и несимметричными коэффициентами (продолжение)

6



использованием ЦОС-блоков ПЛИС серии Stratix V. В ЦОС-блоках используется один уровень Рис. 4.12. Прямая реализация КИХ-фильтра с несимметричными коэффициентами на восемь отводов, коэффициенты представлены с 27-битной точностью (высокоточный режим) с суммирования по отношению к внешнему дереву многоразрядных сумматоров



представления коэффициентов с использованием ЦОС-блоков ПЛИС серии Stratix V Рис. 4.13. Систолический КИХ-фильтр на восемь отводов с 18-битной точностью




Рис. 4.14. Систолические регистры, подключаемые опционально с помощью мегафункции ALTMULT\_ADD в ЦОС-блоке с переменной точностью ПЛИС серии Cyclon V




Рис. 4.15. Включение систолического регистра в последовательную цепь сумматоров в метафункции ALTMULT\_ADD для ПЛИС серии Cyclon V

Таблица 4.1

Реализация параллельных КИХ-фильтров на четыре отвода в базис ПЛИС серии Stratix III

Ресурсы ПЛИС	Систолический	Четыре мегафункции	Мегафункция
4	КИХ-фильтр с	умножения с накоплением	умножения и
	ОДНОТИПНЫМИ	ALTMULT_ACCUM	сложения
	процессорными	(внешняя линия задержки и	ALTMULT_ADD
	элементами без	дерево сумматоров)	(внешняя линия
	использования		задержки)
	встроенных ЦОС-		
	блоков		
Максимальная частота/	432/400	429/400	514/400
частота в наихудшем случае,	JA JA	ЛА	
$ m M\Gamma \mu$	H.	H.	
Число LUT для реализации	59	18	0
комбинационныъх функций			
Адаптивных логических	44	18	8
модулей (АLМ)			
Число выделенных	65	12	12
регистров для реализации			
последовательностной			
ЛОГИКИ			
Встроенные ЦОС-блоки,	-	16	7
18х18 бит			

Реализации параллельных КИХ-фильтров на четыре отвода в базис ПЛИС серии Stratix III представлены в табл. 4.1. рассмотренные варианты фильтров реализованы мегафункциях. Первый вариант реализован без использования мегафункциями ЦОС-блоков (рис. 4.7), второй задействует лишь по одному умножителю в блоке из четырех возможных мегафункции ALTMULT\_ACCUM (рис. 2.13), а третий – четыре умножителя из четырех возможных в блоке ALTMULT ADD (рис.2.14). мегафункции Приведенная таблица показывает оптимальное использование ресурсов ШОС-блоков мегафункцией ALTMULT ADD использования четырех перемножителей и встроенного дерева сумматоров в блоке, реализующих первые и вторые уровни суммирования. Во всех случаях частота работы фильтров ограничивается величиной 400 МГц.

## 4.2. Проектирование систолических КИХ-фильтров в базисе ПЛИС с использованием системы цифрового моделирования ModelSim-Altera

ЛАНЬ®

Кратко особенности рассмотрим проектирования цифровых фильтров на примере систолического КИХ-фильтра в САПР ПЛИС Quartus II версии 11.1 Web Edition. Начиная с версии 10.0 из САПР Quartus II исключен векторный редактор, моделирование предлагается вести c использованием различных симуляторов высокоуровневых языков описания аппаратурных средств, например Active-HDL, Riviera-Pro, ModelSim и др. В качестве свободно распространяемого симулятора с ограниченными возможностями пользователю предлагается использовать систему моделирования ModelSim-Altera Free.

Рассмотрим уравнение КИХ-фильтра (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой)

которое представляется как арифметическая сумма произведений:

$$y = \sum_{k=0}^{K-1} c_k \cdot x_k \,, \tag{4.1}$$

где y — отклик цепи;  $x_k$  — k — я входная переменная;  $c_k$  — весовой коэффициент k — й входной переменной, который является постоянным для всех n; K - число отводов фильтра.

Разработаем модель систолического фильтра на четыре отвода  $y = C_0 x_0 + C_1 x_1 + C_2 x_2 + C_3 x_3$  в САПР ПЛИС Quartus II версии 11.1 в базисе ПЛИС серии Cyclone II с однотипными процессорными элементами (рис. 4.16 и рис. 4.17). ПЛИС серии Cyclone II выбраны из соображений, что в САПР ПЛИС Quartus II Web Edition не поддерживаются ПЛИС серий Cyclon V и Stratix V.

Дадим произвольное имя файлу верхнего уровня проектной иерархии - poly\_syst\_main.bdf. Предположим, что коэффициенты фильтра целочисленные со знаком, известны и равны  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ . На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0. Правильные значения на выходе фильтра: 10, -1, -40, -10, 26, 6 и т.д., т.е. согласно формуле (4.1).

На рис. 4.18 показаны временные диаграммы работы систолического КИХ-фильтра, реализованного в базисе ПЛИС Stratix III на четыре отвода с однотипными процессорными элементами в САПР ПЛИС Quartus II версии 9.1.




Рис. 4.16. Систолический КИХ-фильтр на четыре отвода в САПР ПЛИС Quartus II версии 11.1 с однотипными процессорными элементами





Рис. 4.18. Временные диаграммы работы систолического КИХ-фильтра на четыре отвода с однотипными процессорными элементами в САПР ПЛИС Quartus II версии 9.1



	<ul> <li>Settings - syst_fir</li> </ul>	
Device	Category:	Device
	General	Simulation
	Thes	Specify options for generating output files for use with other EDA tools.
	<ul> <li>Operating Settings and Conditions Voltage</li> </ul>	Tool name: ModelSim-Altera
	Temperature  Compilation Process Settings	Run gate-level simulation automatically after complation
lesign	Early Timing Estimate Incremental Complation	DA Netist Writer settings
8	Physical Synthesis Optimizations	Format for output netlet: (NFD).
	Design Entry/Synthesis	Output directory: simulation/modelsim
Ī	Smulation Formal Verification	Map ilegal HDL characters
Ī	Board-Level	Options for Power Estination
Ī	■ Analysis & Synthesis Settings WHDL Input	Generate Value Change Dump (VCD) file script   Script Settings
Ī	Verlog HDL Input Default Parameters	Design instance name:
Ī	Fitter Settings	
	TimeQuest Timing Analyzer Assembler	More EDA Netlist Writer Settings
	Design Assistant StonalTab II Lodic Analyzer	NativeLink settings
	Logic Analyzer Interface	None
	Fowerhay Fower Analyzer Settings SSN Analyzer	◎ Compile test bench: ▼ Test Benches
		Use script to set up simulation:
		Script to compile test bench:
		More NativeLirk Settings
7		
<del>2</del>		And And Hale
400		Apply Apply

Рис. 4.19. Настройки закладки EDA Tool Settings CAIIP ПЛИС Quartus II версии 11.1

Рассмотрим моделирование КИХ-фильтра с использованием симулятора ModelSim-Altera STARTER EDITION. Предварительно его необходимо подключить. Это осуществляется с помощью меню Assignments/settings/EDA Tool settings. В поле Tool name САПР ПЛИС Quartus II версии 11.1 необходимо выбрать симулятор ModelSim-Altera а в поле Format Netlist Writer settings указать выходной формат "нетлиста" – язык VHDL (рис. 4.19).

Предварительно необходимо создать текстовый сценарий функционирования систолического КИХ-фильтра с использованием структурного стиля языка VHDL ("тестбенч"). В качестве промежуточного шаблона, который необходимо отредактировать, можно взять файл poly\_syst\_main.vht. Для этого необходимо ето сформировать следующими действиями: меню Processing/Start/Start Test Bench Template Writer (пример 1). Отредактируем объект poly\_syst\_main\_vhd\_tst, который основан на компоненте poly\_syst\_main, и сохраним его под именем test\_poly\_syst\_main.vhd (пример 2).

```
-- Vhdl Test Bench template for design: poly_syst_main
```

-- Simulation tool : ModelSim-Altera (VHDL)

```
LIBRARY ieee;
```

USE ieee.std\_logic\_1164.all;

ENTITY poly\_syst\_main\_vhd\_tst IS

END poly\_syst\_main\_vhd\_tst;

ARCHITECTURE poly\_syst\_main\_arch OF poly\_syst\_main\_vhd\_tst IS

-- constants

-- signals

SIGNAL clk: STD\_LOGIC;

SIGNAL out\_filtr: STD\_LOGIC\_VECTOR(7 DOWNTO 0);

SIGNAL out\_result\_tap1 : STD\_LOGIC\_VECTOR(7 DOWNTO 0);

SIGNAL out\_result\_tap2: STD\_LOGIC\_VECTOR(7 DOWNTO 0);

SIGNAL out\_result\_tap3 : STD\_LOGIC\_VECTOR(7 DOWNTO 0);

SIGNAL res : STD\_LOGIC;

SIGNAL tap\_out : STD\_LOGIC\_VECTOR(3 DOWNTO 0);

```
SIGNAL X: STD_LOGIC_VECTOR(3 DOWNTO 0);
COMPONENT poly syst main
       PORT (
       clk: IN STD LOGIC;
       out filtr: OUT STD LOGIC VECTOR(7 DOWNTO 0);
       out result tap1: OUT STD LOGIC VECTOR(7 DOWNTO 0);
       out_result_tap2 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
       out_result_tap3 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
       res: IN STD LOGIC;
       tap_out : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
       X: IN STD_LOGIC_VECTOR(3 DOWNTO 0)
       ):
END COMPONENT;
BEGIN
       i1: poly_syst_ma
       PORT MAP (
-- list connections between master ports and signals
       clk => clk,
       out filtr => out filtr,
       out result tap1 => out result tap1,
       out_result_tap2 => out_result_tap2,
       out_result_tap3 => out_result_tap3,
       res => res.
       tap_out => tap_out,
       X \Longrightarrow X
       );
init: PROCESS
-- variable declarations
BEGIN
    -- code that executes only once
WAIT:
END PROCESS init;
always: PROCESS
-- optional sensitivity list
-- (
-- variable declarations
BEGIN
    -- code executes for every event on sensitivity list
```

```
END PROCESS always;
END poly_syst_main_arch;
Пример 1. Шаблон теста систолического КИХ-фильтра на
                                   ЛАНЬ®
языке VHDL (poly_syst_main.vht)
LIBRARY ieee:
USE ieee.std logic 1164.ALL;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric std.ALL;
ENTITY test poly syst main IS
END test_poly_syst_main;
ARCHITECTURE behavior OF test poly syst main IS
COMPONENT poly syst main
PORT(
res: IN STD LOGIC;
clk: IN STD LOGIC;
X: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
out_filtr : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
out_result_tap1 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
out result tap2: OUT STD LOGIC VECTOR(7 DOWNTO 0);
out_result_tap3 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
tap out: OUT STD LOGIC VECTOR(3 DOWNTO 0));
END COMPONENT;
--Inputs
SIGNAL clk: std logic := '0';
SIGNAL res: std logic := '1';
SIGNAL X in: STD LOGIC VECTOR(3 DOWNTO 0) := "1011";
--Outputs
SIGNAL out systol filtr: std logic VECTOR(7 DOWNTO 0);
SIGNAL out result tap1: std logic vector(7 downto 0);
SIGNAL out_result_tap2 : std_logic_vector(7 downto 0);
SIGNAL out_result_tap3 : std_logic_vector(7 downto 0);
SIGNAL tap out: std logic vector(3 downto 0);
BEGIN
      uut: poly_syst_main PORT MAP(
```

WAIT:

```
res => res,
                X => X_in,
                out_filtr => out_systol_filtr,
                out_result_tap1 => out_result_tap1,
                out_result_tap2 => out_result_tap2,
                out_result_tap3 => out_result_tap3,
                tap_out => tap_out
       );
 process
 begin
                clk <= '0';
                wait for 50 ns;
                clk <= '1'; ЛАНЬ®
                wait for 50 ns;
 end process;
process
 begin
                wait for 125 ns;
                res \leq '0';
 end process;
tb: process
         begin
                wait for 100 ns;
                X_in <= "1011"
                wait for 100 ns;
                X in \le "0011";
                wait for 100 ns;
                X_{in} \le "0001";
                wait for 100 ns:
                X_{in} \le "0000";
        wait;
       END process;
END:
Пример 2. Тест систолического КИХ-фильтра на языке VHDL
(test_poly_syst_main.vhd)
```

clk => clk,

После компиляции в САПР Quartus II при нажатии кнопки EDA Gate Level Simulation (моделирование на уровне вентилей, временная модель "Slow Model") автоматически должен запуститься симулятор ModelSim-Altera (на рис. 4.16 пиктограмма кнопки отмечена кружком). Возможны два Рассмотрим первый варианта. вариант созданием "тестбенча". Для этого необходимо откомпилировать файл test\_poly\_syst\_main.vhd с помощью меню Compile симулятора ModelSim. После компиляции в рабочей библиотеке work объекта poly\_syst\_main появиться лва должны И test\_poly\_syst\_main (рис. 4.20). Двойным щелчком мыши по test poly syst main автоматически объекту запускаются различные вспомогательные окна (рис. 4.21).

Ставим курсор в окно Objects, нажимаем на правую кнопку мыши меню Add/To Wave/Signals in Region и в окне Wave проекта. появляется список сигналов Далее целесообразно настроить окно Wave, в котором отображаются работы диаграммы фильтра. Выбираем временные Simulate\Runtime Options. В поле, система счисления (Default Radix) нажимаем радиокнопку Decimal, что позволяет перейти от двоичной системы счисления, представленной в тестбенче, к десятичной со знаком. В поле Default Run задаем шаг 100 Последовательно ns. моделирования нажимая пиктограмму кнопки Run с шагом 100 ns, получим временные диаграммы работы КИХ-фильтра (рис. 4.21). Сравниваем полученные результаты с временными диаграммами рис. 4.18, убеждаемся в правильности работы систолического КИХ-фильтра на четыре отвода в базисе ПЛИС Cyclone II.




Рис. 4.20. Создается рабочая библиотека work, в которую помещаются два объекта poly\_syst\_main и test\_poly\_syst\_main




Рис. 4.21. Временные диаграммы работы систолического КИХ-фильтра на четыре отвода с однотипными процессорными элементами в симуляторе ModelSim-Altera версии 10.с

Рассмотрим вариант без второй использования Для будем тестбенча. ЭТОГО использовать файл poly\_syst\_main.vhd, а задание на моделирование сформируем непосредственно в векторном редакторе (окно Wave) с помощью специальных инструментов Clock и Force. Двойным щелчком мыши по объекту poly\_syst\_main автоматически запускаются различные окна. Ставим курсор в окно Objects, как и в первом варианте, нажимаем на правую кнопку мыши меню Add/To Wave/Selected Signals и выбираем только интересующие нас сигналы.

В окне Wave выбираем синхросигнал clk и нажимаем на правую кнопку мыши, выбираем меню Clock. В окне Define Clock в полях задается период синхросигнала - 100 ns, коэффициент заполнения - 50, уровни логической единицы и нуля, радиокнопкой выбираем активным передний фронт синхросигнала (рис. 4.22).




Рис. 4.22. Окно настройки тактового синхросигнала clk

Сигнал асинхронного сброса res (активный — высокий уровень) внутренних регистров процессорных элементов зададим равным нулю с помощью меню Force (действие над сигналом). Радиокнопкой отмечаем вид действия над сигналом

Freeze ("замороженный"), в поле Value зададим логический ноль, т.е. на всем временном промежутке моделирования сигнал сброса res будет неактивным (рис. 4.23).



Рис. 4.23. Настройка сигнала сброса res

Далее выбираем сигнал X и с помощью меню Force задаем десятичное число -5 (рис. 4.24). Затем нажимаем на пиктограмму кнопки Run для осуществления моделирования с шагом 100 ns. Далее будем изменять только значения, поступающие на вход X с помощью меню Force, и последовательно нажимать на кнопку Run до получения нужных откликов (пример 3 и рис. 4.25). Задание для моделирования (пример 3) можно использовать, повторно сохранив в текстовый файл.




Рис. 4.24. Настройка сигнала Х




Рис. 4.25. Окно Wave с результатами моделирования КИХ-фильтра




Рис. 4.26. Временные диаграммы работы систолического КИХ-фильтра на четыре отвода с однотипными процессорными элементами в САПР ПЛИС Quartus II версии 13.0

force -freeze sim:/poly\_syst\_main/res 0 0 force -freeze sim:/poly\_syst\_main/clk 1 0, 0  $\{50000 \text{ ps}\}$  -r  $\{100 \text{ ns}\}$  force -freeze sim:/poly\_syst\_main/X -5 0 run force -freeze sim:/poly\_syst\_main/X 3 0 run force -freeze sim:/poly\_syst\_main/X 1 0 run force -freeze sim:/poly\_syst\_main/X 0 0

Пример 3. Задание для моделирования из окна Transcript

В версии 13.0 САПР ПЛИС Quartus вновь появился встроенный векторный редактор с собственной системой моделирования. Создать векторный файл можно с помощью меню File/New/Verification/Debugging Files/University Program VWF. Запуск моделирования осуществляется непосредственно из окна Simulation Waveform Editor с помощью меню Simulation/Run Functional Simulation. На рис. 4.26 показаны временные диаграммы работы систолического КИХ-фильтра на четыре отвода в САПР ПЛИС Quartus II версии 13.0. Проект размещен в ПЛИС серии МАХ II.

Использование текстового сценария на языке VHDL совместно с симулятором ModelSim-Altera Free позволяет пользователю отлаживать сложные проекты в кратчайшие сроки.

## 4.3. Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE 14.2

Рассмотрим простейшие примеры проектирования КИХ-фильтров в базисе ПЛИС фирмы Xilinx. По VHDL-коду КИХ-фильтра на четыре отвода (файл filter4\_4.vhd, пример 3, раздел 3.1, глава 3) в САПР ПЛИС ISE разработаем проект для реализации в базисе ПЛИС фирмы Xilinx. Для симуляции проекта разработаем тестбенч (файл теста на языке VHDL для заданий значений входных сигналов или Test Bench-файл) (fir4\_test\_bench) (пример 1). На вход КИХ-фильтра будут поступать входные отсчеты -5, 3, 1 и 0 (метка tb в файле fir4\_test\_bench). На рис. 4.27 показана закладка реализация проекта в САПР ПЛИС Xilinx ISE 14.2. По VHDL-коду (файл filter4\_4.vhd) создаем символ (рис. 4.28) и делаем верхним уровнем иерархии проекта схемный файл (sch-файл). На рис. 4.29 показаны временные диаграммы работы КИХфильтра на четыре отвода.

```
-- VHDL Test Bench Created by ISE for module: FIR4
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
ENTITY fir4 test bench IS
END fir4_test_bench;
ARCHITECTURE behavior OF fir4 test bench IS
  -- Component Declaration for the Unit Under Test (UUT)
  COMPONENT filter_4
  PORT(
     din: IN std logic vector(3 downto 0);
     Sout : OUT std_logic_vector(7 downto 0):
     reset: IN std_logic;
     clk: IN std_logic
    ):
  END COMPONENT:
 --Inputs
```

```
signal din: std_logic_vector(3 downto 0) := "1011";
 signal reset : std logic := '1';
 signal clk : std_logic := '0';
        --Outputs
 signal Sout : std_logic_vector(7 downto 0);
BEGIN
        -- Instantiate the Unit Under Test (UUT)
 uut: filter_4 PORT MAP (
      din => din.
      Sout => Sout.
      reset => reset.
      clk => clk
     );
 -- Clock process definitions
 clk_process :process
 begin
                clk <= '0';
                wait for 50 ns;
                clk <= '1':
                wait for 50 ns:
 end process;
 -- Stimulus process
 process
 begin
                wait for 80 ns;
                reset <= '0';
 end process;
        tb: process
                begin
                        wait for 100 ns;
                        din <= "1011";
                        wait for 100 ns;
                        din \le "0011";
                        wait for 100 ns;
                        din <= "0001";
                         wait for 100 ns;
```

din <= "0000";

wait:

END process;

END;

Пример 1. Тестбенч КИХ-фильтра на четыре отвода




Рис. 4.27. Закладка реализация проекта в САПР ПЛИС Xilinx ISE 14.2. Верхний уровень иерархии sch-файл




Рис. 4.28. Проект КИХ-фильтра на четыре отвода

Рассмотрим пример использования edif-формата для проектирования КИХ-фильтров. Созданные проектировщиком файлы описания проекта на языке VHDL могут быть преобразованы средствами синтеза логики в технологически специфицируемый (Technology-specific netlist) файл соединений или список связей в формате EDIF (Electronic design interchange format, формат для обмена электронными проектами между различными САПР) (.edf), который затем используется в САПР ПЛИС Xilinx ISE 14.2 на этапах размещения и трассировки.

Иерархическая структура edif-формата включает в себя библиотечные модули, модули ячеек, программу просмотра,

интерфейсный модуль, информационный модуль и схемные представления.

Программа синтеза логики Synplicity (рис. 4.30) транслирует и оптимизирует VHDL-проекты на уровне RTLформате список соединений В представления В эквивалентный уровню примитивных логических элементов (уровень вентилей), т.е. осуществляет переход с RTL-уровня на уровень вентилей. Комбинационные функции при отображаются в таблицы соответствий (LUT) ПЛИС. Этот формат затем компилируется в различный технологический базис ПЛИС. Доступны технологические базисы различных производителей ПЛИС: Xilinx, Altera, Actel, Lattice, QuickLogic и Silicon Blue.

Предположим, что проект КИХ-фильтра состоит из двух VHDL-файлов. Верхнего vir4.vhd (пример 2) и нижнего filter\_4.vhd уровня (рис. 4.30).

На рис. 4.31 показан выбор технологического базиса для реализации проекта. Выбирается ПЛИС серии Viterx 2 XC2V40.

В настройках синтезатора Synplicity заказываем выходной edif-файл (пример 3, рис. 4.32) и выбираем для реализации проекта ПЛИС типа ППВМ серии Viterx 2 XC2V40.

После генерации edif-файла разработаем проект в САПР ПЛИС Xilinx ISE 14.2. Назначим верхним уровнем иерархии проекта файл filter\_4.edf сгенерированный в Synplicity и для реализации проекта будем использовать современную ПЛИС XC4VFX12 серии Virtex IV.

Разработаем тестбенч (fir4\_test\_bench) для симуляции проекта и подключим его к проекту (рис. 4.34). Имя компоненты необходимо изменить на fir4 (пример 4) в отличие от тестбенча по коду VHDL (пример 1). Тестбенч описывает моделирование импульсной характеристики фильтра (рис. 4.35).




Рис. 4.29. Симулятор ISim CAIIP IIЛИС Xilinx ISE 14.2. Временные диаграммы работы КИХфильтра на четыре отвода. На вход КИХ-фильтра поступают входные отсчеты -5, 3, 1 и 0.




Рис. 4.30. Программа синтеза логики Synplicity




Рис. 4.31. Закладка "приборы". Выбор технологического базиса ПЛИС Viterx 2 XC2V40 для реализации проекта






Рис. 4.32. Закладка "реализация результатов синтеза". Заказываем выходной edif-файл




Рис. 4.33. Закладка "реализация проекта" в САПР ПЛИС Xilinx ISE 14.2. Верхний уровень иерархии edf-файл (filter\_4.edf)




Рис. 4.34. Закладка "симуляция проекта". Подключение тест бенча fir4\_test\_bench к проекту




Рис. 4.35. Симулятор ISim CAIIP IIЛИС Xilinx ISE 14.2. Импульсная характеристика КИХфильтра

```
LIBRARY IEEE;
       USE IEEE.std_logic_1164.all;
       ENTITY fir4 IS PORT (
       din: IN std_logic_vector(3 DOWNTO 0);
       Sout : OUT std logic vector(7 DOWNTO 0);
       reset: IN std logic;
       clk: IN std_logic
       );
       END fir4;
                     ЛАНЬ
       ARCHITECTURE STRUCTURE OF fir4 IS
       -- COMPONENTS
       COMPONENT filter 4
       PORT (
       din: IN std logic vector(3 DOWNTO 0);
       reset: IN std logic;
       clk: IN std logic;
       Sout : OUT std_logic_vector(7 DOWNTO 0)
       ); END COMPONENT;
       BEGIN
       fir: filter 4
                       PORT MAP(
       din(3) => DIN(3),
       din(2) \Rightarrow DIN(2),
       din(1) => DIN(1),
       din(0) => DIN(0),
       reset => RESET.
       clk => CLK,
       Sout(7) \Rightarrow SOUT(7),
       Sout(6) \Rightarrow SOUT(6),
       Sout(5) \Rightarrow SOUT(5),
       Sout(4) \Rightarrow SOUT(4),
       Sout(3) \Rightarrow SOUT(3).
       Sout(2) \Rightarrow SOUT(2),
       Sout(1) \Rightarrow SOUT(1),
       Sout(0) \Rightarrow SOUT(0)
       );
       END STRUCTURE;
       Пример.2.
                      Структурное
                                         описание
                                                        проекта
                                                                     на
языкеVHDL (vir4.vhd)
(edif (rename filter 4 "fir4")
 (edifVersion 2 0 0)
```

```
(edifLevel 0)
 (keywordMap (keywordLevel (
 (status
  (written
   (timeStamp 2014 8 13 12 8 52)
   (author "Synopsys, Inc.")
   (program "Synplify" (version "E-2010.09-1, mapper mapre, Build
142R"))
  )
 )
 (library VIRTEX
  (edifLevel 0)
  (technology (numberDefinition ))
  (cell IBUFG (cellType GENERIC)
    (view PRIM (viewType NETLIST)
     (interface
      (port O (direction OUTPUT))
      (port I (direction INPUT))
       Пример 3. Фрагмент edf-файла, полученный с помощью
синтезатора Synplicity
LIBRARY ieee:
USE ieee.std_logic_1164.ALL;
ENTITY fir4 test bench IS
END fir4 test bench;
ARCHITECTURE behavior OF fir4 test bench IS
  -- Component Declaration for the Unit Under Test (UUT)
  COMPONENT fir4
  PORT(
     din: IN std_logic_vector(3 downto 0);
     Sout : OUT std logic vector(7 downto 0);
     reset: IN std logic;
     clk: IN std logic
  END COMPONENT;
 --Inputs
 signal din: std_logic_vector(3 downto 0) := "0001";
 signal reset : std_logic := '0';
```

```
--Outputs
 signal Sout : std logic vector(7 downto 0);
BEGIN
        -- Instantiate the Unit Under Test (UUT)
 uut: fir4
                PORT MAP (
      din => din,
      Sout => Sout.
      reset => reset.
      clk => clk
    ):
 -- Clock process definitions
 clk_process :process
 begin
                clk \le '0';
                wait for 50 ns;
                clk <= '1';
                wait for 50 ns;
 end process;
 -- Stimulus process
 process
 begin
                wait for 30 ns;
                reset <= '0';
 end process;
        tb: process
                begin
                        wait for 100 ns:
                        din \le "0001";
                        wait for 100 ns:
                        din \le "0000";
                        wait for 100 ns;
                        din \le "0000";
                        wait for 100 ns;
                        din <= "0000";
        wait:
                                ЛАНЬ<sup>®</sup>
        END process;
END:
Пример 4. Тестбенч импульсной характеристики КИХ-фильтра
на четыре отвода
```

signal clk : std\_logic := '0';

## 4.4. Пример проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и функции FIR Compiler v6.3

Рассмотрим пример проектирования КИХ-фильтра в базисе ПЛИС фирмы Xilinx с использованием САПР ISE Design Suite версии 14.2. Для ускорения процесса разработки проекта КИХ-фильтра воспользуемся генератором параметризированных ядер XLogiCORE IP и функцией FIR Compiler v6.3. Выберем бюджетную ПЛИС Spartan-6 XC6SLX4 с поддержкой протокола AXI, содержащую 8 ЦОС-блоков DSP48A1, располагающихся в двух секциях по четыре в каждой.

На рис. 4.36 показан проект КИХ-фильтра в САПР ПЛИС Xilinx ISE 14.2 с использованием генератора параметризированных ядер XLogiCORE IP FIR Compiler v6.3.

Настройка функции FIR Compiler v6.3 осуществляется в несколько шагов. Задаются варианты считывания значений коэффициентов КИХ-фильтра: из текстового файла (сое-файл) или представление в виде вектора значений, а также параметры спецификации фильтра (рис .4.37).

По известным коэффициентам происходит построение АЧХ КИХ-фильтра в автоматическом режиме. Задаются границы полосы пропускания и задерживания (подавления), неравномерность АЧХ в полосе пропускания и минимальное затухание в полосе задерживания.

Выбирается одноканальная структура фильтра типа Single-Rate FIR (входная частота дискретизации равна выходной частоте дискретизации). Частота дискретизации определяется как fclk/N для несимметричного и как fclk/N+1 для симметричного фильтра, где fclk — частота тактирования ядра фильтра; N-разрядность входной шины данных (точность представления входных значений подлежащих фильтрации).

Частота тактирования ядра фильтра установлена в 250 М $\Gamma$ ц, а входная частота дискретизации — 50 М $\Gamma$ ц.

Проектирование КИХ-фильтра осуществляется формате с фиксированной запятой. На рис. 4.37 показан учет Коэффициенты фильтра квантования. эффектов симметричные, целочисленные со знаком  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$  и  $C_3 = 6$ , разрядность представления коэффициентов – четыре бита. Предполагаем, что на вход фильтра поступают только целые значения, как со знаком, так и без, например -5, 3, 1, 0. Разрядность представления значений входного сигнала подлежащего фильтрации – четыре бита, профильтрованного сигнала – восемь бит. Под дробную часть числа в обоих случаях отводим 0 бит (Input Data Fractional Bits и Output Fractional Bits).

На рис. 4.38 показан выбор структуры фильтра. Используем прямую форму систолического фильтра, в котором операции умножения и сложения выполняются параллельно с конвейеризацией (рис.4.39). В каждой секции доступно 4 ЦОС-блока, располагающиеся в столбец, а для реализации КИХ-фильтра требуется 1 ЦОС-блок.

Применение систолических КИХ-фильтров в проектах пользователя позволяет существенно уменьшить число используемых ресурсов и повысить быстродействие. Поддержка систолических структур также обеспечивается мегафункцией (ALTMULT\_ADD) САПР Altera Quartus II для работы с ЦОС-блоками ПЛИС серий Cyclon V, Arria V и Stratix V.




Рис. 4.36. Проект КИХ-фильтра в САПР ПЛИС Xilinx ISE 14.2 с использованием генератора параметризированных ядер XLogiCORE IP FIR Compiler v6.3. Верхний уровень иерархии схемный файл (sch-файл)




Рис. 4.37. Настройки функции FIR Compiler




Рис. 4.38. Учет эффектов квантования коэффициентов КИХ-фильтра, точности представления входных и выходных значений (сигналов). Опции, позволяющие настроить форматы представления коэффициентов и входных/выходных значений фильтра




Рис. 4.39. Выбор архитектуры фильтра и настройка секций ЦОС-блоков

Для симуляции проекта в автоматическом режиме сгенерируем тестбенч (файл теста на языке VHDL для заданий значений входных сигналов или Test Bench-файл) (пример 1). На рис. 4.41 показан симулятор ISim САПР ПЛИС Xilinx ISE 14.2. Демонстрируется прохождение единичного импульса по структуре фильтра (импульсная характеристика КИХ-фильтра на четыре отвода, полученная с использованием тестбенча, сгенерированного в автоматическом режиме). Латентность фильтра—11 тактов синхрочастоты. Для размещения проекта в базис ПЛИС XC6SLX4 требуется 48 триггеров, тактируемых фронтом синхросигнала из общих логических ресурсов ПЛИС и один ЦОС-блок DSP48A1.




Рис. 4.40. Прямая форма систолического КИХ-фильтра с конвейеризацией

```
library ieee;

use ieee.std_logic_1164.all;

use ieee.numeric_std.all;

entity tb_fir_compiler_v6_3 is

end tb_fir_compiler_v6_3;

architecture tb of tb_fir_compiler_v6_3 is
```

\_\_\_\_\_

## -- Timing constants

-----

constant CLOCK\_PERIOD : time := 100 ns;

constant T HOLD : time := 10 ns;

constant T STROBE : time := CLOCK PERIOD - (1 ns);

DUT signals
General signals signal aclk: std_logic := '0'; the master clock
Data slave channel signals signal s_axis_data_tvalid; std_logic := '0'; payload is valid signal s_axis_data_tready. std_logic := '1'; slave is ready signal s_axis_data_tdata : std_logic_vector(7 downto 0) := (others => '0'); data payload Data master channel signals signal m_axis_data_tvalid: std_logic := '0'; payload is valid signal m_axis_data_tdata : std_logic_vector(7 downto 0) := (others => '0'); data payload
Aliases for AXI channel TDATA and TUSER fields These are a convenience for viewing data in a simulator waveform viewer If using ModelSim or Questa, add "-voptargs=+acc=n" to the vsim command to prevent the simulator optimizing away these signals.
Instantiate the DUT JAHB
dut : entity work.fir_compiler_v6_3

```
port map (
                          > aclk.
   aclk
   s_axis_data_tvalid
                              => s_axis_data_tvalid,
   s_axis_data_tready
                             => s_axis_data_tready,
   s axis data tdata
                           => s axis data tdata,
   m_axis_data_tvalid
                             => m_axis_data_tvalid,
   m axis data tdata
                             => m axis data tdata
   );
-- Generate clock
 clock_gen: process
 begin
  aclk <= '0';
  wait for CLOCK_PERIOD;
  loop
   aclk <= '0':
   wait for CLOCK PERIOD/2;
   aclk <= '1':
   wait for CLOCK PERIOD/2;
  end loop;
 end process clock_gen;
-- Generate inputs
stimuli: process
  -- Procedure to drive a number of input samples with specific
data
  -- data is the data value to drive on the tdata signal
  -- samples is the number of zero-data input samples to drive
procedure drive_data ( data : std_logic_vector(7 downto 0);
                samples: natural := 1) is
   variable ip_count : integer := 0;
  begin
```

```
ip\_count := 0;
   loop
    s_axis_data_tvalid <= '1';
    s_axis_data_tdata <= data;</pre>
    loop
      wait until rising_edge(aclk);
      exit when s_axis_data_tready = '1';
    end loop;
    ip count := ip count + 1;
    wait for T HOLD;
   -- Input rate is 1 input each 5 clock cycles: drive valid inputs at
this rate
    s_axis_data_tvalid <= '0';
    wait for CLOCK PERIOD * 4;
    exit when ip_count >= samples;
   end loop;
  end procedure drive data;
  -- Procedure to drive a number of zero-data input samples
  -- samples is the number of zero-data input samples to drive
  procedure drive_zeros ( samples : natural := 1 ) is
  begin
   drive_data((others => '0'), samples);
  end procedure drive_zeros;
-- Procedure to drive an impulse and let the impulse response
emerge on the data master channel
-- samples is the number of input samples to drive; default is
enough for impulse response output to emerge
  procedure drive impulse (samples: natural := 11) is
   variable impulse : std logic vector(7 downto 0);
  begin
   impulse := (others => '0'); -- initialize unused bits to zero
   impulse(3 downto 0) := "0001";
   drive_data(impulse);
   if samples > 1 then
```

```
drive_zeros(samples-1);
   end if:
  end procedure drive_impulse;
 begin
  -- Drive inputs T_HOLD time after rising edge of clock
  wait until rising_edge(aclk);
  wait for T HOLD;
  -- Drive a single impulse and let the impulse response emerge
  drive impulse;
  -- Drive another impulse, during which demonstrate use and
effect of AXI handshaking signals
  drive_impulse(2); -- start of impulse; data is now zero
  s_axis_data_tvalid <= '0';
  wait for CLOCK_PERIOD *25, -- provide no data for 5 input
samples worth
  drive_zeros(2); -- 2 normal input samples
  s axis data tvalid <= '1';
  wait for CLOCK_PERIOD * 25; -- provide data as fast as the
core can accept it for 5 input samples worth
  drive zeros(2); -- back to normal operation
  -- End of test
  report "Not a real failure. Simulation finished successfully."
                     7_//
ПДНЬ<sup>®</sup>
severity failure;
  wait;
 end process stimuli;
 -- Check outputs
 check_outputs : process
  variable check_ok : boolean := true;
 begin
  -- Check outputs T_STROBE time after rising edge of clock
  wait until rising_edge(aclk);
  wait for T STROBE;
```

- -- Do not check the output payload values, as this requires the behavioral model
  - -- which would make this demonstration testbench unwieldy.
  - -- Instead, check the protocol of the master DATA channel:
  - -- check that the payload is valid (not X) when TVALID is high if m\_axis\_data\_tvalid = '1' then

if is x(m axis data tdata) then

report "ERROR: m\_axis\_data\_tdata is invalid when m\_axis\_data\_tvalid is high" severity error;

check\_ok := false;
end if;
end if;
assert check ok

report "ERROR: terminating test with failures." severity failure; end process check outputs;

-----

-- Assign TDATA / TUSER fields to aliases, for easy simulator waveform viewing


.....

- -- Data slave channel alias signals
- s axis data tdata data <= s axis data tdata(3 downto 0);
- -- Data master channel alias signals: update these only when they are valid

m\_axis\_data\_tdata\_data <= m\_axis\_data\_tdata(7 downto 0)
when m\_axis\_data\_tvalid = '1';
end tb;</pre>

Пример 1. Тестбенч КИХ-фильтра на четыре отвода, сгенерированный в автоматическом режиме для моделирования импульсной характеристики

ЛАНІ



КИХ-фильтра на четыре отвода полученная с использованием тестбенча, сгенерированного в Рис. 4.41. Симулятор ISim CAПР ПЛИС Xilinx ISE 14.2. Импульсная характеристика


автоматическом режиме

# 4.5. Пример проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и функции FIR Compiler v5.0

В данном разделе предлагается рассмотреть вопрос проектирования КИХ-фильтров распределенной на арифметике c использованием генератора параметризированных ядер XLogiCORE IP FIR Compiler Compiler v5.0. Выигрыш от использования распределенной арифметики заключается в тома что с ростом числа отводов производительность КИХ-фильтра остается постоянной за счет применения "безумножительных" схем умножения, при этом обеспечивается повышенное быстродействие, экономия по использованию встроенных ЦОС-блоков, а недостатком повышенный расход логических ресурсов ПЛИС.

Генератор параметризированных ядер XLogiCORE IP FIR Compiler v5.0 предлагает на выбор три структуры фильтра: прямую форму систолического фильтра, в котором операции умножения и сложения выполняются параллельно с конвейеризацией; обратную и на распределенной арифметике. Функция FIR Compiler v5.0 не поддерживает современный протокол AXI4-Stream.

На рис.4.42, а показана структурная схема КИХфильтра на четыре отвода с использованием последовательной распределенной арифметики (см. раздел 3.1), применение которой, например последовательного КИХ-фильтра, ДЛЯ позволяет отказаться от использования четырех аппаратных умножителей на константу и сократить дерево сумматоров заменив / их 4.42.  $\delta$ ). единственной таблицей (рис. перекодировок. На практике, для реализации адресуемых комбинаций весовых коэффициентов фильтра используют таблицы перекодировок (LUT) ПЛИС.



КИХ-фильтр на четыре отвода; в) – упрощенное представление структуры КИХ-фильтра на Рис. 4.42. Структуры КИХ-фильтров: а) – один МАС-фильтр; б) – последовательный четыре отвода с использованием последовательной распределенной арифметики



несимметричные, со знаком, целые, представляются с 8-битной точностью. Входные значения – целые со знаком, представляются с 4-битной точностью. Выходные значения представляются с Pис. 4.43. Опции генератора параметризированных ядер XLogiCORE IP FIR Compiler Compiler v5.0. Выбирается структура фильтра на распределенной арифметике. Коэффициенты фильтра 14-битной точностью




Рис. 4.44. Отчет о характеристиках КИХ-фильтра на четыре отвода

фильтра Single-Rate FIR и Выберем тип представления чисел с фиксированной запятой. В случае реализации КИХ-фильтра на распределенной арифметике автоматически определяет арифметики: генератор ТИП параллельная или последовательная. Степень параллелизма зависит от соотношения частоты взятия входных отчетов (fs) и системы (fclk). Чем частоты тактирования выше fs отношению к fclk, тем меньше латентность фильтра L (задержка появления профильтрованного сигнала, измеряется в тактах синхроимпульса).

Частота взятия входных отчетов fs=50 МГц, частота тактирования системы fclk=250 МГц. Коэффициенты фильтра такие же, разрядность представления коэффициентов – восемь бит. Предполагаем, что на вход фильтра поступают только целые значения, как со знаком, так и без, например -5, 3, 1, 0. представления значений входного Разрядность подлежащего фильтрации (B) четыре бита. профильтрованного сигнала – четырнадцать бит (рис.4.42). Под дробную часть числа в обоих случаях отводим 0 бит (Input Data Fractional Bits и Output Fractional Bits).

Для размещения проекта в базис ПЛИС XC6SLX4 требуется 57 триггеров, тактируемых фронтом синхросигнала из общих логических ресурсов ПЛИС LUT — 41, из них 30 используются как логические ресурсы, 8 LUT для реализации сдвигового регистра,при этом максимальная частота составила 439 МГц.

Ha 4.44 рис. показан отчет характеристиках спроектированного КИХ-фильтра Частота на отвода. тактирования ядра фильтра установлена в 250 МГц, а входная частота дискретизации – 50 МГц. Разрядность входной шины данных – четыре бита. Структура коэффициентов фильтра – не симметричная, разрядность представления коэффициентов восемь бит. Задана полная точность вычисления выходных ЛАНЬ

значений профильтрованного сигнала. Латентность фильтра восемь тактов синхрочастоты.

На рис. 4.45 представлен проект КИХ-фильтра ПЛИС САПР Xilinx **ISE** четыре отвода параметризированных генератора использованием ядер XLogiCORE IP FIR Compiler Compiler v5.0. Испытательный стенд для моделирования прохождения сигнала по структуре КИХ-фильтра на четыре отвода показывает пример Моделирование прохождения сигнала по структуре КИХфильтра демонстрирует рис. 4.46. На вход фильтра подаются значения -5, 3, 1.

Разрешение на прием фильтром новых значений высоким уровнем nd. определяется сигнала Готовность фильтром прочитать новую порцию информации определяется стробирующими импульсами выходными сигнала Результат фильтрации определяется выходными стробирующими импульсами сигнала rdy. Смена профильтрованных значений на выходе фильтра осуществляется через четыре такта синхрочастоты (рис. 4.46). Систолический КИХ-фильтр на 4 отвода имеет латентность (время появления отклика фильтра) 11, a фильтр на последовательной АНБ распределенной арифметике без использования встроенных умножителей в ПЛИС - 8 тактов синхрочастоты.

### LIBRARY ieee;

USE ieee.std\_logic\_1164.ALL;

- -- Uncomment the following library declaration if using
- -- arithmetic functions with Signed or Unsigned values
- --USE ieee.numeric\_std.ALL;

ENTITY fir4\_test\_5 IS

END fir4\_test\_5;






Рис. 4.45. Проект КИХ-фильтра на четыре отвода в САПР ПЛИС Xilinx ISE 14.2 с использованием генератора параметризированных ядер XLogiCORE IP FIR Compiler v5.0



последовательной распределенной арифметике. На вход фильтра подаются значения -5, 3, 1. Правильные значения на выходе 10, -1, -40, -10, 25, 6. Латентность фильтра 8 тактов Рис. 4.46. Моделирование прохождения сигнала по структуре КИХ-фильтра на синхрочастоты



распределенной арифметике. На вход фильтра подаются значения -5, 3, 1. Правильные значения Рис. 4.47. Моделирование прохождения сигнала по структуре КИХ-фильтра на параллельной на выходе 10, -1, -40, -10, 25, 6. Латентность фильтра 5 тактов синхрочастоты

```
ARCHITECTURE behavior OF fir4 test 5 IS
  -- Component Declaration for the Unit Under Test (UUT)
  COMPONENT fir_compiler_v5_0
  PORT(
     clk: IN std_logic;
     nd: IN std_logic;
     rfd: OUT std logic;
     rdy: OUT std_logic;
     din: IN std logic vector(3 downto 0);
     dout : OUT std logic vector(13 downto 0)
    );
  END COMPONENT;
 --Inputs
 signal clk : std_logic := '0';
 signal nd : std logic := '0';
 signal din: std_logic_vector(3 downto 0) := (others => '0');
       --Outputs
 signal rfd: std logic;
 signal rdy: std_logic;
 signal dout : std_logic_vector(13 downto 0);
 -- Clock period definitions
 constant clk_period : time := 20 ns;
BEGIN
       -- Instantiate the Unit Under Test (UUT)
 uut: fir compiler v5 0 PORT MAP (
      clk => clk.
     nd => nd.
     rfd => rfd.
     rdy => rdy,
      din => din,
      dout => dout
 -- Clock process definitions
```

```
clk_process :process
 begin
               clk <= '0';
               wait for clk_period/2;
               clk <= '1';
               wait for clk_period/2;
  end process;
  -- Stimulus process
  stim_proc: process
  begin
    -- hold reset state for 100 ns.
    wait for 100 ns;
    wait for clk_period*10;
    -- insert stimulus here
    wait;
  end process;
tb: process
               begin
                       wait for 20 ns;
                       nd<= '1';
                       din <= "1011;";
                       wait for 20 ns;
                       nd \le '0';
                       din <= "0000";
                       wait for 20 ns;
                       din \le "0000";
                       wait for 20 ns;
                       din <= "0000";
                       wait for 20 ns;
                       nd<= '1';
                       din \le "0011";
                       wait for 20 ns;
                       nd \le '0':
                       din \le "0000";
```

```
wait for 20 ns:
din \le "0000":
wait for 20 ns:
din \le "0000";
wait for 20 ns;
nd \le '1':
din <= "0001":
wait for 20 ns;
din <= "0000";
wait for 20 ns;
din <= "0000":
wait for 20 ns;
din <= "0000":
wait for 20 ns;
nd \le '1':
din \le "0000";
```

wait;

END process;

END;

Пример 2. Испытательный стенд для моделирования прохождения сигнала по структуре КИХ-фильтра на четыре отвода

Рассмотрим случай с параллельной распределенной арифметикой. Частота взятия входных отчетов fs=250 МГц и частота тактирования системы fclk= 300 МГц. Функция FIR Compiler v5.0 исходя из соотношения частот автоматически определила латентность фильтра 5 тактов синхрочастоты. Для размещения проекта в базис ПЛИС XC6SLX4 требуется уже 111 триггеров, тактируемых фронтом синхросигнала из общих логических ресурсов ПЛИС, LUT – 88, из них 74 используются как логические ресурсы, 1 LUT функционирует как блок сдвиговый регистр, И LUT как при памяти ЭТОМ  $M\Gamma_{II}$ . 4.47 составила 438 Рис. максимальная частота

показывает моделирование прохождения сигнала по структуре КИХ-фильтра. На вход фильтра подаются значения -5, 3, 1. Правильные значения на выходе 10, -1, -40, -10, 25, 6. Латентность фильтра составила 5 тактов синхрочастоты.

В табл. 4.2 приведен анализ задействованных ресурсов ПЛИС XC6SLX4 при реализации КИХ-фильтров на четыре отвода с использованием функции FIR Compiler v6.3 и FIR Compiler Compiler v5.0 САПР Xilinx ISE 14.2. Из анализа табл. 4.2 следует, что наиболее быстродействующими являются фильтры на распределенной арифметике.

Таблица 4.2 Анализ задействованных ресурсов ПЛИС XC6SLX4 при реализации КИХ-фильтров на 4 отвода с использованием функции FIR Compiler v6.3 и FIR Compiler v5.0 САПР Xilinx ISE 14.2

Ресурсы	Систоли-	Распределенная		
ПЛИС	ческий	арифме	тика	
		Последовательная	Параллельная	
Триггеры логических	48	57	111	
блоков в секциях				
Секций с LUT	33	41	88	
LUT для выполнения	22	30	74	
комбинационных				
функций				
LUT как блоки памяти	11	8	1	
LUT как	11	8	1	
сдвиговые регистры	8			
Кол-во	1	-	-	
ЦОС-блоков DSP48A1				
Латентность фильтра	11	8	5	
Рабочая частота, МГц	348	439	438	

Рассмотрим размещение КИХ-фильтра в ресурсы ПЛИС Xilinx XC6SLX4 (рис. 4.48). Во всех случаях установлена целевая задача проектирования —

сбалансированная. Кристалл ПЛИС разбит на 8 тактовых (доменов). КИХ-фильтр регионов c использованием систолической структуры и ЦОС-блока занимает три клоковых региона, а фильтры на последовательной и параллельной арифметике по два. Последовательная занимает меньшее число ресурсов ПЛИС, но они более широко разбросаны по кристаллу, что может увеличивать задержки в трассировочных ресурсах, а параллельная при более значительном потреблении локализована. Области локализации для более ресурсов фильтра (рис. 4.48, a) фильтров систолического использованием распределенной арифметики (рис. 4.48, а и рис. 4.48,  $\delta$ ) показаны красными овалами.

В случае КИХ-фильтров на параллельной арифметике выходной сигнал (профильтрованные значения) формируется каждый синхроимпульс, для a фильтра последовательной арифметике с несимметричной - через В и фильтра с симметричной импульсной через B+1ДЛЯ характеристикой, случае через т.е. нашем синхроимпульса.

Отказ от использования в функции FIR Compiler v6.3 структур фильтров на распределенной арифметике говорит о том, что в настоящее время идет ориентация на массовое использование ЦОС-блоков в ПЛИС, но в тоже время ведущие разработчики САПР Xilinx и Altera сохранили возможность использования распределенной арифметики из-за ряда преимуществ. Например, структуры КИХ-фильтров на основе распределенной арифметике обладают рекордным быстродействием, которое не снижается с ростом числа отводов.

Такие решения особенно эффективны в низкобюджетных сериях ПЛИС, где существует недостаточное число встроенных аппаратных ЦОС-блоков. Фильтрам на распределенной арифметике присущи такие недостатки, как меньшая точность представления коэффициентов и входных





систолическая структура с использованием ЦОС-блока; б) последовательная арифметика; Рис. 4.48. Размещение КИХ-фильтра на четыре отвода в ресурсы ПЛИС XC6SLX4: a)

# в) параллельная арифметика

отсчетов, например, КИХ-фильтры на систолических структурах для ПЛИС серий Vitrex-5/6 позволяют иметь максимальную точность представления коэффициентов 49 бит против 32 бит и их нельзя перегрузить в режиме онлайн. Распределенная арифметика не позволяет также реализовать полифазный банк фильтров и параллельную потоковую обработку информации.

# 4.6. Проектирование КИХ-фильтров в системе Xilinx System Generator CAПР ISE Design Suite

Generator IDS 14.4 System инструмент ДЛЯ разработки высокопроизводительных И отладки цифровой обработки сигналов в базисе ПЛИС фирмы Xilinx в визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)). Программный пакет обеспечивает высокоуровневое представление проекта, абстрагированное от конкретной аппаратной платформы, которое автоматически компилируется в ПЛИС Xilinx. System Generator является частью технологии XtremeDSP фирмы Xilinx.

System Generator сокращает время симуляции проектов за счет hardware-in-the-loop и HDL co-simulation. System транслирует ЦОС-системы Generator автоматически Matlab/Simulink описаний в высокооптимизированные VHDLописания для ПЛИС Xilinx и создает испытательные стенды. Методология "Hardware-in-the-loop" существенно ускоряет цикл проектирования, поскольку позволяет верифицировать непосредственно проекты В ПЛИС из системы Matlab/Simulink. "HDL co-simulation" позволяет пользователям импортировать HDL-код и симулировать всю систему в целом.

Рассмотрим разработку имитационной модели КИХ-фильтра на распределенной арифметике без использования встроенных ЦОС-блоков (тип фильтра - Single-Rate FIR) с применением функционального блока FIR Compiler v5.0 являющимся аналогом функции FIR Compiler v5.0 САПР Xilinx ISE получаемой с помощью генератора параметризированных ядер XLogiCORE IP (рис. 4.49).

Для верификации функционального блока FIR Compiler используются фильтры DF2T (транспонированная v5.0реализация дискретного фильтра) и Digital Filter (прямая Compiler форма). Блок FIR v5.0параметризированным (рис. 4.50). На рис.4.50 настройки блока. Согласно настройкам блока реализуется КИХ-фильтр на параллельной распределенной арифметике. На рис.4.51 показано имитационное моделирование.

Для представления чисел со знаком в формате с фиксированной запятой Xilinx System Generator использует нотацию FIX, а для без знаковых - UFIX. Формат FIX можно рассматривать как пару чисел М.N, где М - общее число двоичных разрядов; N – число разрядов дробной части. Вхолной сигнал представляется В формате FIX 16 8, коэффициенты фильтра формате FIX 8 4, В профильтрованный сигнал FIX 26 12 (рис. 4.51). С помощью блока System Generator создадим в автоматическом режиме проект фильтра и испытательный стенд. Проект разместим в базис ПЛИС серии Spartan-6 xc6slx4-3tgg144.

На рис. 4.52 и рис. 4.53 показано функциональное моделирование с использованием моделирующей программы сгенерированной в автоматическом режиме для случая, когда используется функциональный блок FIR Compiler v5.0. Входной сигнал, подлежащий фильтрации, умножается множитель 256, а коэффициенты фильтра масштабный масштабируются на 16 выбранному согласно формату представления чисел.

Для получения правильного результата фильтрации необходимо предусмотреть деление на 4096. Уравнение фильтрации будет выглядеть следующим образом:


$$y/4096 = (C_0 *16)(x_0 *256) + (C_1 *16)(x_1 *256) + (C_2 *16)(x_2 *256) + (C_3 *16)(x_3 *256)$$

На рис. 4.54 показана имитационная модель КИХ-фильтра на 4 отвода с перегружаемыми коэффициентами с использованием блока FIR Compiler v5.0, а на рис. 4.55 результаты имитационного моделирования.


Рассмотрим разработку имитационной модели систолического КИХ-фильтра (тип фильтра - Single-Rate FIR) с блока FIR Compiler v6.3, являющимся использованием аналогом функции FIR Compiler v6.3 САПР Xilinx ISE, получаемой с помощью генератора параметризированных ядер XLogiCORE IP (рис. 4.56). На рис.4.57 показан формат представления входного сигнала и закладка "реализация" блока FIR Compiler 6.3. Входной сигнал представляется в формате FIX 16 8, а коэффициенты фильтра в формате FIX 4 0. Профильтрованный сигнал представляется с 20битной точностью. На рис. 4.58 показано имитационное моделирование.

С помощью блока System Generator создадим в автоматическом режиме проект фильтра и испытательный стенд. На рис. 4.59 показано функциональное моделирование с использованием моделирующей программы сгенерированной в автоматическом режиме (период синхросигнала 100 нс).





симуляции в Simulink (1 c); б) - модель КИХ-фильтра на четыре отвода с использованием блока Рис. 4.49. (а) Задание частоты тактирования системы (фильтра) в САПР ISE (100 ns) и периода FIR Compiler v5.0






Рис. 4.50. Настройки блока FIR Compiler 5.0: а) – закладка спецификация фильтра; б) – закладка реализация фильтра. Коэффициенты фильтра несимметричные, со знаком, квантованные, представлены в формате FIX\_8\_4




Рис. 4.51. Имитационное моделирование в системе Matlab/Simulink KИX-фильтра на четыре отвода, созданного с помощью блоков Digital Filter, FIR Compiler 5.0 и DF2T




Рис. 4.53. Импульсная характеристика фильтра. Коэффициенты умножаются на 16




Рис. 4.54. Модель КИХ-фильтра на 4 отвода с перегружаемыми коэффициентами с использованием блока FIR Compiler v5.0





Рис. 4.55. При достижении 2500 отсчета происходит загрузка вектора значений коэффициентов [1 1 1 1 1] BMeCTO [-2 -1 7 6]



alduop

8

Рис. 4.56. Систолический КИХ-фильтр на четыре отвода с использованием блока FIR Compiler v6.3






Рис. 4.57. Настройки блоков: a) – входной сигнал представляется в формате FIX\_16\_8; б) – закладка реализация, коэффициенты фильтра целые, со знаком, представлены в формате

6





Рис. 4.58. Имитационное моделирование фильтра на четыре отвода, созданного с помощью блока FIR Compiler 6.3



языке VHDL сгенерированной в автоматическом режиме. Входной сигнал умножается на 256, а Рис. 4.59. Функциональное моделирование с использованием моделирующей программы на коэффициенты фильтра не масштабируются

Входной сигнал, подлежащий фильтрации, умножается на масштабный множитель 256, а коэффициенты фильтра не масштабируются согласно выбранному формату представления чисел. Для получения правильного результата фильтрации необходимо предусмотреть деление на 256. Уравнение фильтрации будет выглядеть следующим образом:

$$y/256 = C_0(x_0 * 256) + C_1(x_1 * 256) + C_2(x_2 * 256) + C_3(x_3 * 256)$$
.

## 4.7. Проектирование КИХ-фильтров со структурой MACблоков в системе Xilinx System Generator CAПР ISE Design Suite

Рассмотрим проектирование КИХ-фильтра (рис. 4.59) с использованием МАС-блока с большим числом отводов для подавления высокочастотных шумов в аудиосистеме (СD-качество).Такие фильтры получили название МАС-фильтр. Данный пример основан на функциональном блоке n-tap Dual Port Memory MAC FIR Filter из библиотеки Xilinx Reference Blockset /DSP.

Для хранения коэффициентов фильтра и входных отсчетов будем использовать блочную память ПЛИС Xilinx (двухпортовое ОЗУ). Параметры спецификации фильтра следующие: единицы измерения  $\Gamma$ ц; частота взятия отчетов  $F_S=44100$   $\Gamma$ ц (44.1 к $\Gamma$ ц), порядок фильтра — автоматический выбор (Minimum Order); граница полосы пропускания  $f_{Pass}=6000$   $\Gamma$ ц (6 к $\Gamma$ ц); граница полосы задерживания (подавления)  $f_{Stop}=7725$   $\Gamma$ ц (7.725 к $\Gamma$ ц); неравномерность АЧХ в полосе пропускания  $A_{Pass}$  ( $R_p=1$  д $\Gamma$ д); минимальное затухание в полосе задерживания  $A_{Stop}$  ( $R_S=48$  д $\Gamma$ д). Осуществим синтез фильтров с равномерными пульсациями


АЧХ в полосах пропускания и задерживания методом Ремеза (Equiripple). По заданной технической спецификации синтезируется фильтр с порядком n=42 (импульсная характеристика содержит n+1 ненулевых отсчетов) или 43 коэффициента.

На рис. 4.61 показаны настройки функционального блока источника случайного сигнала. В поле Sample Time необходимо указать период дискретизации сигнала  $1/F_{\rm S}=1/44100$  .

Библиотека DSP Xilinx blockset содержит встроенную графическую среду для синтеза и анализа фильтров FDATool, представленную в виде одноименного блока помеченного маркером X (рис. 4.62, а). Использование специальной функции xlfda\_numerator('FDATool') позволяет импортировать рассчитанные коэффициенты фильтра (числитель передаточной функции) непосредственно в блок MAC Based FIR. Коэффициенты можно также посмотреть в системе Matlab с помощью команды xlfda numerator('FDATool').

Блок MAC Based FIR является параметризованным (шесть переменных). Двойным кликом по блоку можно задать значения параметров в определенных полях (рис. 4.62,  $\delta$ ). Входные данные представляются в формате FIX\_10\_8, а коэффициенты как FIX\_12\_12. Обозначения переменных блока можно посмотреть в маске (правая кнопка мыши, Mask, Edit Mask), рис. 4.63.

коэффициента Максимальное значение составляет 0.3022 командой: (определяется max(xlfda numerator('FDATool')) -0.067. a минимальное Поэтому коэффициенты фильтра целесообразно представить в формате Fix 12 12. Это обеспечивает приведение коэффициентов к диапазону [-0.5, 0.4998]. Для сравнения можно было бы использовать формат Fix 12 11 (перенесение десятичной точки влево на один разряд при сохранении длины слова), что привело бы к диапазону [-1, 0.9995] (рис. 4.64).



CH1 CH2

20

коэффициентов по заданной спецификации с помощью графической среды FDATool и AЧХ. На Рис. 4.60. Имитационная модель КИХ-фильтра на 43 отвода с возможностью вычисления вход фильтра подключен источник случайного сигнала






Рис. 4.61. Источник случайного сигнала с периодом дискретизации 1/44100



Source type:

Minimum:

-1.99

Maximum:

1.99

**Parameters** 

Sample mode:

Sample time:

1/44100




Рис. 4.62. Блок FDATool (а) и маска с параметрами блока MAC Based FIR (б). Значения коэффициентов фильтра вычисляются с помощью команды xlfda\_numerator('FDATool')



$\overline{h}$		Г									_
			Tab name							arameter	Help Apply
I			Evaluate Tunable		>	>			>	oarameter ☐ Show parameter	
ı			Evaluate	>	>	>	>	>	>	Dialog options for selected parameter  Enable parameter  Dialog callback:	Cancel
Ш				•	•	•	•	•	•	Dialog options for sel	ŏ
ı			Type	edit	edit	edit	edit	edit	edit	Dialog  Dialog	
ı					_		_				
ı	mentation		Variable	coef	coef_width	coef_binpt	data_width	data_binpt	æ		
Based FIR	Icon & Ports Parameters Initialization Documentation	neters   Initialization   Docun	Prompt	Filter Coefficients	Coefficient Width	Coefficient Binary Point	Data Width	Data Binary Point	Sampling Frequency (Hz)	JAHB®	
itor: MAC	rts Param	Dialog parameters	# Pro	Filte	Ö	Ö	Dat	Dat	San	Type-specific options No type-specific options	
Mask Editor: MAC Based FIR	Icon & Po	Dialog p	**	¥	) [		X	4	1	Type-spi	Unmask

Рис. 4.63. Маска с параметрами функционального блока MAC Based FIR




Рис. 4.64. Представление чисел в формате с фиксированной запятой B System Generator

На рис. 4.65, a показана структурная схема КИХ-фильтра на 43 отвода с использованием одного МАС-блока и блочной двух портовой памяти (ОЗУ). Входной сигнал перед записью в блочную память подвергается передискретизации на величину в 43 раза выше, чем частота взятия отсчетов  $F_s$ . Память разбита на два банка, которые используют различные режимы работы. Первый сконфигурирован как ОЗУ и работает в режиме циклического буффера, второй как ПЗУ.

Емкость первого банка памяти предназначенного для хранения отсчетов составляет 43 строки (адреса 0 - 42) на 10 столбцов (FIX\_10\_8) или 43 10-разрядных слов. Циклический буфер имитирует работу линии задержки фильтра (рис. 4.65, a). Второй банк предназначен для хранения коэффициентов фильтра емкостью 43 строки (адреса 43 - 85) на 12 столбцов (FIX\_12\_12) или 43 12-разрядных слов. На рис. 4.65,  $\delta$  показан пример реализации КИХ-фильтра на четыре отвода с использованием 1 МАС-блока.

На рис. 4.66 показана структурная схема МАС-фильтра Generator. Cxema библиотек System c применением предназначена для размещения в логические ресурсы ПЛИС. Основные функциональные блоки: Метогу (двух портовая с управляющим автоматом), MAC engine (блок умножения с накоплением), Register (регистр захвата для операции конвейеризации), Down Sample (понижение частоты дискретизации в 43 раза), Convert 1 (представляет результат фильтрации с требуемой точностью или преобразует формат FIX 24 20 образующийся в процессе умножения и накопления в формат FIX 10 8). Блок din (Xilinx Gateway In, можно рассматривать как вход в ПЛИС) преобразует тип double в формат FIX 10 8. Блок MAC Out выполняет обратную функцию, преобразует формат FIX 10 8 в тип double. Его можно рассматривать как выход из ПЛИС.





Рис. 4.65. Структурная схема КИХ-фильтра на 43 отвода с использованием одного МАС-блока и буфера для хранения и считывания отсчетов, а другой – для хранения коэффициентов фильтра; блочной памяти разбитой, на два банка, один из которых используется в виде циклического (а) и (б) КИХ-фильтр на четыре отвода с использованием одного МАС-блока



Блок Dual Port RAM представляет память ОЗУ с двумя портами A и В. Входные отсчеты записываются в и считываются из порта А (ОЗУ), коэффициенты считываются из порта В (рис. 4.67). Процессом считывания и записи управляет автомат (блок Address Control) (рис. 4.68).

Основные функциональные блоки автомата – это два coef counter суммирующих счетчика (предварительно 43) и Data Counter (предварительно загружается число 0), адресующихся к портам А и В ОЗУ и загружается компаратор. На один из входов компаратора подключается константа 85 (команда 2\*length(coef)-1). Компаратор управляет входом разрешения счета счетчика Data Counter и формирует сигнал we (латентность 1), разрешающий запись в ОЗУ, и сигнал сброса аккумулятора (латентность 5) с последующим формированием сигнала разрешения работы регистра захвата.

ОЗУ (рис. 4.69) инициализируется вектором значений с применением следующей команды [zeros(1, length(coef)) (coef)] (рис.4.69). Блок памяти имеет латентность - единица.

На рис.4.69 показано, что сигнал, подлежащий фильтрации подвергается передискретизации в 43 раза перед тем, как быть записанным в ОЗУ. Передискретизация и последующая операция понижения частоты дескритизации (децимация) обеспечивают по внешним входам фильтра организацию структуры фильтра типа Single-Rate FIR.

Для выравнивания числа столбцов в банках памяти используется блок раd (основан на блоке Xilinx Bus Concatenator), выполняющий роль конкатенации (склеивания) двух шин. Склеиваются две шины в форматах UFix\_10\_0 (10-разрядная шина, младшие разряды lo) и UFix\_2\_0 (2-разрядная шина, старшие разряды hi). Результатом склеивания является шина в формате UFix\_12\_0, которая преобразуется в тип Fix 12—12.




Рис. 4.67. Двухпортовая память с управляющим автоматом




Рис. 4.68. Управляющий автомат двухпортовой памяти и настройки блоков счетчиков coef\_counter и Data\_Counter




Рис. 4.69. Двухпортовая память на основе блочной памяти ПЛИС и настройки блока Xilinx Dual Random Access



<u> </u>	Command Window	wopui	ı	ı	ı	ı	ı	ı	ı	ı	ı		$\odot$
	(1) New to MATLAB? Watch this Video, see Examples, or read Getting Started.	ATLAB? V	Vatch this	Video, se	e <u>Example</u>	s, or read	Getting S	tarted.					X
	>> [seros(1, length(coef)) (coef)]	, length(c	oef)) (coe	103									4
	= sur												
	Columns 1	Columns 1 through 12	CV.										
	0	0	0	0	0	0	0	0	0	0	0	0	
	Columns 13	Columns 13 through 24	24										
	0	0	0	0	0	0	0	0	0	0	0	0	
	Columns 25	Columns 25 through 36	36										
	0	0	0	0	0	0	0	0	0	0	0	0	
	Columns 37	Columns 37 through 48	69										
	0	0	0	0	0	0	0	-0.0019	-0.0099	-0.0139	-0.0141	-0.0059	
	Columns 46	Columns 49 through 60	j										
	0.0064	0.0144	1/6/H	-0.0042	-0.0188	-0.0195	-0.0016	0.0236	0.0341	0.0146	-0.0276	-0.0607	
	Columns 61	Columns 61 through 72	)]   <b>B</b> ®	Ĺ									
	-0.0471	0.0302	0.1496	0.2583	0.3022	0.2583	0.1496	0.0302	-0.0471	-0.0607	-0.0276	0.0146	
	Columns 73	Columns 73 through 84	9.4										
	0.0341	0.0236	-0.0016	-0.0195	-0.0188	-0.0042	0.0105	0.0144	0.0064	-0.0059	-0.0141	-0.0139	Ш
	Columns 85	Columns 85 through 86	96										
	-0.0099	-0.0019											
£	fx >>												Þ
	v					E						_	

Рис. 4.70. Вектор инициализации блочной памяти ПЛИС (коэффициенты КИХ-фильтра симметричны)

# 295

На рис. 4.71 показаны умножитель и аккумулятор. Результат умножения представляется в формате Fix 22 20, а результат сложения В c **учетом** переполнения И операции расширения знака числа. аккумулятора Разрядность выходной шины определяется следующей командой:

ceil(log2(max(1,sum(abs(coef\*2^coef binpt)))))+data width+1.

Умножитель имеет латентность три для согласования с реальной латентностью, равной трем, характерной для встроенных умножителей в ПЛИС Xilinx.




Рис. 4.71. Умножитель и аккумулятор

На рис. 4.72 показана настройка периода симуляции в Simulink. С учетом того что используется передискретизация период симуляции должен быть  $1/(43F_s)$ . Период синхросигнала задаем 10 нс. В меню Configuration Parameters задаем время симуляции 0.05 с. На рис. 4.73 показано удаление высокочастотных составляющих из случайного сигнала с помощью КИХ-фильтра на 43 отвода. Имитационная модель и моделирование отклика КИХ-фильтра на единичный импульс

в Simulink показаны на рис. 4.74. Период синхросигнала Функциональное 100 нс. vвеличен ДО моделирование показывает, что входной сигнал (единичный импульс по амплитуде с произвольной шириной, не путать с дельтафункцией, позволяющей просмотреть коэффициенты фильтра) выходной умножаются сигнал на 256 (рис. Профильтрованные значения обновляются через 43 такта синхроимпульса. Фрагменты значений выходного сигнала и коэффициентов фильтра в форматах с плавающей double и фиксированной запятой FIX приведены в табл.4.3.



Рис. 4.72. Настройка периода симуляции в Simulink




Рис. 4.73. Имитационное моделирование в системе Matlab/Simulink КИХ-фильтра на 34 отвода с использованием одного МАС-блока и блочной памяти




Рис.4.74. а) Имитационная модель КИХ-фильтра (на вход подается единичный импульс) и моделирование отклика КИХ-фильтра (б)




Рис. 4.74. а) Имитационная модель КИХ-фильтра (на вход подается единичный импульс) и моделирование отклика КИХ-фильтра (б) (продолжение)

32.123333 us	34us			X -12	
32.1	30 us 32 us			)10	
	28 us			-2	
	24 us 26 us		256	×	
	22 us 2			۶ ۲	
	20 us			-1	
	18 us			×	
	Value	0	256	-10	
	Name	dk_net	din_net[9:0]	mac_out_net[9:0]	

языке VHDL, сгенерированной в автоматическом режиме. Входной сигнал (единичный импульс) Рис. 4.75. Функциональное моделирование с использованием моделирующей программы на и выходной сигнал умножаются на 256

Таблица 4.3 Фрагменты значений выходного сигнала и коэффициентов фильтра в форматах double и FIX при прохождении по структуре единичного импульса

	Значения отклика	Коэффициенты	Коэффициенты
Значения	в формате	фильтра,	фильтра в
отклика	FIX_10_8	в формате	формате
в формате	(значения отклика	double	FIX_12_12
double	* на масштабный	7// IДНЬ®	(коэф. фильтра *
	множитель 256)	שווחו	на масштабный
			множитель
			4096)
-0,00195;	-1	-0.0019	-8
-0,01196;	-3	-0.099	-41
-0,02588;	-7	-0.0139	-57
-0,0400;	-10	-0.0141	-58

В рассматриваемом примере предложена оригинальная идея организации работы циклического буфера. Сигнал we приостанавливает на ОДИН такт синхроимпульса работу счетчика Data\_Counter (рис. 4.76), тем самым происходит двойная адресация к строке 42 (два такта синхроимпульса). Это обеспечивает запись десятичного числа один в строку памяти с адресом 0. При работе в САПР ISE эта единица умножается на масштабный множитель 256. Далее это число будет умножено на коэффициент -8 (-0.0019 в формате double), что и даст результат -2048 (рис. 4.76, а). Через последующие 43 такта десятичная единица будет записана в строку с адресом 42 (рис. 4.76, б). Эта единица (256) выше описанным способом заполнит первый банк ОЗУ, т.е. "пробежится" по всем коэффициентам фильтра и процедура повторится снова в ширины единичного импульса, которая зависимости ОТ задается параметром Step Time. В нашем случае это величина 0.001 (рис. 4.74, блок Step). Как только импульс упадет в ноль, им последовательно будет заполнен первый банк ОЗУ.




Рис. 4.76. Результаты расчетов в пошаговом режиме в системе Matlab и временные диаграммы в ISE Design Suite, поясняющие принцип работы циклического буфера

Проверка результата фильтрации (рис. 4.75). Фрагмент уравнения КИХ-фильтра: 
$$y(FIX24\_20) = -8(FIX12\_12)*X_0 - 41(FIX12\_12)*X_1 - 57(FIX12\_12) - \dots$$
 Первый проход 
$$X_0 = 1(FIX10\_8); y(FIX24\_20) = -8*256 = -2048;$$
 
$$y_{\text{double}} = -2048/1048576 \approx -0.00195$$
 Переводим формат  $y_{\text{double}}$  В 
$$y(FIX10\_8) = -0.00195*256 \approx -0.499 \approx -1.$$
 Второй проход 
$$X_1 = 1(FIX10\_8); \quad X_0 = 1(FIX10\_8);$$
 
$$y(FIX24\_20) = -8*256 - 41*256 = -2048 - 10496 = -12544;$$
 
$$y_{\text{double}} = -12544/1048576 \approx -0.01196.$$
 Переводим формат  $y_{\text{double}}$  В 
$$y(FIX10\_8) = -0.01196*256 \approx -3.06176 \approx -3.$$
 Третий проход 
$$X_2 = 1(FIX10\_8); \quad X_1 = 1(FIX10\_8); \quad X_0 = 1(FIX10\_8);$$
 
$$y(FIX24\_20) = -8*256 - 41*256\_57*256 = -27136;$$
 
$$y_{\text{double}} = -27136/1048576 \approx -0.02588.$$
 Переводим формат  $y_{\text{double}}$  В 
$$y(FIX10\_8) = -0.02588*256 \approx -6.62528 \approx -7.$$

С использованием Xilinx System Generator рассмотрено проектирование КИХ-фильтров в формате с фиксированной Рассмотрение результатов функционального моделирования с использованием моделирующих программ на языке VHDL, сгенерированных в автоматическом режиме при переходе от имитационных моделей КИХ-фильтров различной Matlab/Simulink структуры, созданных В системе функциональным в САПР ПЛИС Xilinx ISE Design Suite, показало, что входной сигнал, подлежащий фильтрации, и фильтра коэффициенты умножаются масштабные на множители  $2^N$ . Подытоживая можно отметить,

функциональном блоке n-tap Dual Port Memory MAC FIR Filter используются такие понятия, как интерполяция, децимация, двухпортовая память, циклический буфер, латентность.

# ЗАКЛЮЧЕНИЕ

В учебном пособии на обширном иллюстративном материале показаны методы обработки цифровых сигналов базисе ПЛИС с учетом их архитектурных особенностей с применением высокоуровневого языка описания аппаратных средств.

Изложены основы проектирования умножителей Подробно цифровых сигналов. рассмотрен алгоритм реализации умножения целых чисел, представленных дополнительном коде, методом правого сдвига и сложения с Даются общие сведения по накоплением. программным умножителям в базисе ПЛИС.

Показан пример расчета спецификации КИХ-фильтра, показаны эффекты квантования при работе в формате с фиксированной запятой, а также продемонстрировано имитационное моделирование модели КИХ-фильтра в системе Matlab/Simulink.

Демонстрируются различные варианты реализации параллельных КИХ-фильтров в базисе ПЛИС с использованием перемножителей на мегафункциях САПР Quartus II компании Altera.

Даются практические примеры проектирования КИХ-фильтров на последовательной и параллельной распределенной арифметике в САПР ПЛИС Altera Quartus II и Xilinx ISE Design Suite.

Показано, что систолический КИХ-фильтр является оптимальным решением для параллельных архитектур цифровых фильтров, позволяет существенно уменьшить число используемых ресурсов и повысить быстродействие системы.

# БИБЛИОГРАФИЧЕСКИЙ СПИСОК

- 1. Computer Arithmetic: Algorithms and Hardware Designs (Oxford U. Press, 2nd ed., 2010, ISBN 978-0-19-532848-6).
- 2. Michael J.S. Smith. Application-Specific Integrated Circuits. VLSI Design Series. P.1040. ISBN 0-201-50022-1. LOC TK7874.6.S63. Addison Wesley Longman, http://www.awl.com
- 3. Уилкинсон, Б. Основы проектирования цифровых схем [Текст]: пер. с англ. / Б. Уилкинсон. М.: Издательский дом Вильямс, 2004. 320 с.
- 4. Армстронг, Дж. Р. Моделирование цифровых систем на языке VHDL [Текст]: пер. с англ. / Р. Дж. Армстронг. М.: Мир, 1992. 348 с.
- 5. Максфилд, К. Проектирование на ПЛИС: курс молодого бойца [Текст]: пер. с англ. / К. Максфилд. М.: Издательский дом Додэка XXI, 2007. 408 с.
- 6. Уэйкерли, Джон Ф. Проектирование цифровых устройств: пер. с англ. / Ф. Джон Уэйкерли. М.: Постмаркет, 2002.533 с.
- 7. Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования [Текст] / Ж.М. Рабаи, А. Чандракасан, Б. Николич. М.; Вильямс, 2007. 911 с.
- 8. Угрюмов, Е.П. Цифровая схемотехника [Текст] / Е.П. Угрюмов. СПб.: БХВ, 2004. 528 с.
- 9. Стешенко, В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов [Текст] / В. Стешенко. М.: Додэка, 2000. 457 с.
- 10. Ефремов, Н.В. Введение в систему автоматизированного проектирования Quartus II [Текст] / Н.В. Ефремов. М.: ГОУ ВПО МГУЛ, 2011. 147 с.
- 11. Суворова, Е.А. Проектирование цифровых систем на VHDL [Текст] / Е.А. Суворова, Ю.Е. Шейнин. СПб.: БХВ-Петербург, 203. 576 с.

- 12. Israel Koren. University of MASSACHUSETTS Dept. of Electrical & Computer Engineering. Digital Computer Arithmetic. ECE 666. Part 3. Sequential Algorithms for Multiplication and Division.
- 13. Строгонов, А.В. Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N12. C.6-10.
- 14. Строгонов А.В. Проектирование умножителя целых чисел со знаком методом правого сдвига и сложения в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2014. N1. C.94-100.
- 15. Строгонов, А.В. Проектирование цифровых фильтров в системе Matlab/Simulink и САПР ПЛИС Quartus [Текст] / А.В. Строгонов // Компоненты и технологии. 2008. N6. С.32-36.
- 16. Строгонов, А.В. Проектирование параллельных КИХ-фильтров в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N6. C.62-67.
- 17. Строгонов, А.В. КИХ-фильтр на распределенной арифметике: проектируем сами [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N3. C.131-138.
- 18. Строгонов, А.В. КИХ-фильтры на параллельной распределенной арифметике: проектируем сами [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N5. C.44-48.
- 19. Строгонов, А.В. Систолические КИХ-фильтры в базисе ПЛИС [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N8. C.30-35.
- 20. Строгонов, А.В. Проектирование систолических КИХ-фильтров в базисе ПЛИС с помощью системы моделирования ModelSim-Altera [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N9. C.24-28.

- 21. Строгонов, А.В. Эффективность разработки конечных автоматов в базисе ПЛИС FPGA [Текст] / А.В. Строгонов, А.В. Быстрицкий // Компоненты и технологии. 2013. N1. C.66-72.
- 22. <u>www.labfor.ru</u>. Учебный лабораторный стенд LESO 2.1. Паспорт и Инструкция по эксплуатации. Новосибирск. 2009.
- 23. FIR Compiler. User Guide. Software Version: 11.0. May 2011. Altera Corporation.
- 24. Строгонов, А.В. Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite [Текст] / А.В. Строгонов, С.А. Цыбин, П.С. Городков // Компоненты и технологии, 2014, N11. C.96-102.
- 25. Строгонов А., Цыбин С., Городков П. Проектирование КИХ-фильтров на распределенной арифметике в САПР ПЛИС Xilinx ISE Design Suite // Компоненты и технологии, 2015, N2. C.38-43.



### ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ	3
1. ПРОЕКТИРОВАНИЕ УМНОЖИТЕЛЕЙ В БАЗИСЕ ПЛИС	5
1.1. Двоичная арифметика	5
1.2. Представление чисел со знаком	9
1.3. Матричные умножители	12
1.4. Проектирование умножителя методом правого сдвига и	
сложения с управляющим автоматом в базисе ПЛИС	18
1.5. Проектирование умножителя целых чисел со знаком	
методом правого сдвига и сложения в базисе ПЛИС	34
1.6. Общие сведения по программным умножителям в базисе	
ПЛИС	53
1.7. Разработка проекта умножителя размерностью 4х4 в	
базисе ПЛИС типа ППВМ серии Cyclone фирмы Altera с	
помощью учебного лабораторного стенда LESO2.1	63
2. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ ФИЛЬТРОВ В БАЗИСЕ	
ПЛИС	79
2.1. Проектирование КИХ-фильтров с использованием	
системы визуально-имитационного моделирования	
Matlab/Simulink	79
2.2. Проектирование параллельных КИХ-фильтров в базисе	
ПЛИС	85
2.3. Проектирование КИХ-фильтра с использованием	
умножителя на методе правого сдвига и сложения	107
2.4. Проектирование квантованных КИХ-фильтров	116
3. ПРОЕКТИРОВАНИЕ КИХ-ФИЛЬТРОВ НА	
РАСПРЕДЕЛЕННОЙ АРИФМЕТИКЕ	144
3.1. КИХ-фильтры на последовательной распределенной	
арифметике	144
3.2. КИХ-фильтры на параллельной распределенной	177
арифметике	165
3.3. Пример реализации КИХ-фильтра на параллельной	105
распределенной арифметике	181
лань	101

4. СИСТОЛИЧЕСКИЕ КИХ-ФИЛЬТРЫ В БАЗИСЕ ПЛИС	195
4.1. Проектирование систолических КИХ-фильтров в базисе	
ПЛИС с использованием САПР Quartus II	195
4.2. Проектирование систолических КИХ-фильтров в базисе	
ПЛИС с использованием системы цифрового моделирования	
ModelSim-Altera	213
4.3. Проектирование КИХ-фильтров в САПР ПЛИС Xilinx	230
ISE 14.2	
4.4. Пример проектирования КИХ-фильтров в базисе ПЛИС с	
применением генератора параметризированных ядер	
XLogiCORE IP и функции FIR Compiler v6.3	242
4.5. Пример проектирования КИХ-фильтров в базисе ПЛИС с	
применением генератора параметризированных ядер	
XLogiCORE IP и функции FIR Compiler v5.0	255
4.6. Проектирование КИХ-фильтров в системе Xilinx System	
Generator CATIP ISE Design Suite	269
4.7. Проектирование КИХ-фильтров со структурой МАС-	
блоков в системе Xilinx System Generator САПР ISE Design Suite	281
ЗАКЛЮЧЕНИЕ	304
БИБЛИОГРАФИЧЕСКИЙ СПИСОК	305



УДК 004.383 ББК 32.973я73

С 86 Строгонов А. В. Цифровая обработка сигналов в базисе программируемых логических интегральных схем: учебное пособие для вузов / А. В. Строгонов. — 4-е изд., стер. — Санкт-Петербург: Лань, 2022. — 312 с.: ил. — Текст: непосредственный.

### ISBN 978-5-8114-9782-9

В учебном пособии рассматривается проектирование устройств цифровой обработки сигналов для реализации в базисе ПЛИС. Даются практические примеры проектирования цифровых фильтров с использованием высокоуровневого языка описания анпаратурных средств VHDL и мегафункций в САПР ПЛИС Altera Quartus II и Xilinx ISE Design Suite.

Издание соответствует требованиям Федерального государственного образовательного стандарта высшего профессионального образования по направлению «Электроника и наноэлектроника» (программа магистерской подготовки «Приборы и устройства в микро- и наноэлектронике»), дисциплинам «Цифровая обработка сигналов», «Архитектуры микропроцессорных вычислительных систем», «САПР БИС программируемой логики», «САПР системного уровня проектирования БИС».

УДК 004.383 ББК 32.973я73

#### Издается в авторской редакции

#### Рецензенты:

В. Б. СТЕШЕНКО — кандидат технических наук, доцент, зам. генерального конструктора ОАО «Российские космические системы»; М. И. ГОРЛОВ — доктор технических наук, профессор Воронежского государственного технического университета.



<sup>©</sup> Издательство «Лань», 2022

<sup>©</sup> A. B. Строгонов, 2022

<sup>©</sup> Издательство «Лань», художественное оформление, 2022