

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ
ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ
«ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
(ФГБОУ ВО «ВГТУ», ВГТУ)

«УТВЕРЖДАЮ»

Председатель Ученого совета факультета радиотехники и электроники

проф. Небольсин В.А. _____

(подпись)

_____ 2016 г.

УЧЕБНО-МЕТОДИЧЕСКИЙ КОМПЛЕКС ДИСЦИПЛИНЫ

Системы автоматизированного проектирования системного уровня проектирования больших интегральных схем
(наименование дисциплины по учебному плану ООП)

для направления подготовки (специальности): **11.04.04 Электроника и нанoeлектроника**
(код, наименование)

Профиль подготовки (специализация): **Приборы и устройства в микро- и нанoeлектронике**
(название профиля, магистерской программы, специализации по УП)

Форма обучения **очная** Срок обучения **нормативный**

Кафедра **полупроводниковой электроники и нанoeлектроники**
(наименование кафедры-разработчика УМКД)

УМКД разработал: **Строгонов А.В., д.т.н.**
(Ф.И.О., ученая степень авторов разработки)

Рассмотрено и одобрено на заседании методической комиссии **ФРТЭ**
(наименование факультета)

Протокол № _____ от « _____ » _____ 2016 г.

Председатель методической комиссии **Москаленко А.Г.**
(Ф.И.О)

Воронеж 2016 г.

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ
 ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
 ВЫСШЕГО ОБРАЗОВАНИЯ
 «ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
 (ФГБОУ ВО «ВГТУ», ВГТУ)

«УТВЕРЖДАЮ»
 Председатель Ученого совета факультета радиотехники и электроники
 проф. Небольсин В.А. _____
 (подпись)
 _____ 2016 г.

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ (МОДУЛЯ)

Системы автоматизированного проектирования системного уровня проектирования больших интегральных схем

(наименование дисциплины (модуля) по УП)

Закреплена за кафедрой: полупроводниковой электроники и наноэлектроники

Направление подготовки (специальности): 11.04.04 Электроника и наноэлектроника
 (код, наименование)

Профиль: Приборы и устройства в микро-и наноэлектронике
 (название профиля по УП)

Часов по УП: 108; Часов по РПД: 108;

Часов по УП (без учета часов на экзамены): 72; Часов по РПД: 72;

Часов на самостоятельную работу по УП: 36 (25%);

Часов на самостоятельную работу по РПД: 36 (25%)

Общая трудоемкость в ЗЕТ: 4;

Виды контроля в семестрах (на курсах): Экзамены - 3; Зачеты - 0; Зачеты (с оценкой) – 0;

Курсовые проекты - 3; Курсовые работы - 0.

Форма обучения: очная;

Срок обучения: нормативный.

Распределение часов дисциплины по семестрам

Вид занятий	№ семестров, число учебных недель в семестрах																	
	1 / 18		2 / 18		3 / 18		4 / 18		5 / 18		6 / 18		7 / 18		8 / 10		Итого	
	УП	РПД	УП	РПД	УП	РПД	УП	РПД	УП	РПД	УП	РПД	УП	РПД	УП	РПД	УП	РПД
Лекции					18	18											18	18
Лабораторные					18	18											18	18
Практические					-	-											-	-
Ауд. занятия					36	36											36	36
Сам. работа					36	36											36	36
Итого					72	72											72	72

Сведения о ФГОС, в соответствии с которым разработана рабочая программа дисциплины (модуля) – 11.04.04 «Электроника и нанoeлектроника» квалификация «Магистр». Утвержден приказом Министерства образования Российской Федерации от 30 октября 2014 г. № 1407.

Программу составил: _____ д.т.н., Строгонов А.В.
(подпись, ученая степень, ФИО)

Рецензент (ы): _____

Рабочая программа дисциплины составлена на основании учебного плана подготовки магистров по направлению 11.04.04 “Электроника и нанoeлектроника”, профиль “Приборы и устройства в микро- и нанoeлектронике”.

Рабочая программа обсуждена на заседании кафедры полупроводниковой электроники и нанoeлектроники

протокол № _____ от _____ 2016 г.

Зав. кафедрой ППЭНЭ _____ С.И. Рембеза

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ

1.1	<p>Цель изучения дисциплины – обеспечение основ проектирования БИС, БИС программируемой логики и БИС типа “система на кристалле” (SoC) с использованием системного уровня проектирования.</p> <p>Изучение дисциплины должно способствовать формированию у студентов основ разработки основных узлов БИС и ПЛИС на различных уровнях проектирования.</p>
1.2	Для достижения цели ставятся задачи:
1.2.1	изучение основных современных архитектур БИС, ПЛИС и СБИС типа SoC;
1.2.2	изучить маршруты проектирования БИС (ПЛИС) с использованием инструментов системного уровня проектирования и языка SystemC/C++;
1.2.3	изучить проблемы, связанные с проектированием БИС по субмикронным проектным нормам и методы их решения;
1.2.4	получение практических навыков работы с системой визуально-имитационного моделирования Matlab/Simulink для разработки имитационных моделей на уровне системы с последующим созданием функциональных моделей на языке VHDL;
1.2.5	освоение языка VHDL для написания кода основных функциональных цифровых блоков БИС;
1.2.6	освоение языка Verilog-A для написания кода поведенческих моделей аналого-цифровых блоков БИС;
1.2.7	получение практических навыков работы с САПР БИС Tanner для разработки электрических схем и топологии функциональных блоков по масштабируемой субмикронной КМОП-технологии

2. МЕСТО ДИСЦИПЛИНЫ В СТРУКТУРЕ ООП ВО

Цикл (раздел) ООП: Б1	код дисциплины в УП: Б1.В.ДВ.1.1
2.1 Требования к предварительной подготовке обучающегося	
Для успешного освоения дисциплины студент должен иметь базовую подготовку по направлению подготовки бакалавров 11.03.04 «Электроника и наноэлектроника» профиль «Микроэлектроника и твердотельная электроника»	
2.2 Дисциплины и практики, для которых освоение данной дисциплины необходимо как предшествующее	
Б1.В.ОД.8	Архитектуры микропроцессорных вычислительных систем
Б1.В.ДВ.1.2	Система автоматизированного проектирования больших интегральных схем

3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ

ОПК-2	способностью использовать результаты освоения дисциплин программы магистратуры
ПК-2	способностью разрабатывать эффективные алгоритмы решения сформулированных задач с использованием современных языков программирования и обеспечивать их программную реализацию
ПКВ-1	способность к восприятию, разработке и критической оценке новых способов проектирования твердотельных приборов и устройств

В результате освоения дисциплины обучающийся должен

3.1	Знать:
3.1.1	основные архитектуры современных БИС, ПЛИС и БИС типа SoC (ОПК-2);
3.1.2	состав и назначение сложно-функциональных блоков для SoC-проектирования (ОПК-2);
3.1.3	маршрут проектирования БИС типа SoC (ОПК-2);
3.1.4	стили проектирования БИС типа SoC (ОПК-2);
3.1.5	основы высокоуровневых языков описания аппаратных средств для описания цифровых и аналого-цифровых блоков (ОПК-2);
3.2	Уметь:
3.2.1	разрабатывать архитектуры ПЛИС с одноуровневой структурой межсоединений с использованием программных средств ODIN, ABC, T-Vpack и VPR (ПК-2);
3.2.2	строить имитационные модели в системе Matlab/Simulink для задач цифровой обработки сигналов (ПКВ-1);
3.2.3	строить функциональные модели сложно-функциональных цифровых устройств по коду языка VHDL в САПР ПЛИС Quartus II извлеченного из имитационных моделей, созданных с помощью системы Matlab/Simulink (ПКВ-1).
3.3	Владеть:
3.3.1	навыками работы с программными инструментами T-Vpack и VPR для автоматической генерации и исследования трассировочных ресурсов академических ПЛИС (ПК-2);
3.3.2	навыками работы с системой визуально-имитационного моделирования Matlab/Simulink (ПК-2);
3.3.3	навыками работы с САПР ПЛИС Quartus II (ОПК-2);
3.3.4	навыками работы с САПР БИС Tanner (ОПК-2).

4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ

№ п./п	Наименование раздела дисциплины	Семестр	Неделя семестра	Вид учебной нагрузки и их трудоемкость в часах				
				Лекции	Лабораторные работы	Практические занятия	СРС	Всего часов
1	Современные и перспективные БИС/СБИС типа “Система на кристалле” со сложными программируемыми структурами	3	1-2	2	-	-	4	10
2	Маршрут проектирования заказных БИС и систем на кристалле. Высокоуровневые языки SystemC/C++ в проектировании БИС на системном уровне	3	3-4	2	-	-	4	14
3	Моделирование аналого-цифровых систем с использованием языка Verilog-A	3	5-6	2	-	-	4	14
4	Архитектуры вычислительных систем на ПЛИС	3	7-8	2	4	-	4	18
5	Разработка имитационных моделей вычислительных устройств	3	9-10	2	4	-	4	18
6	Программные средства для разработки встраиваемых микропроцессорных систем	3	11-12	2	2	-	4	8
7	Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Xilinx System Generator	3	13-14	2	4	-	4	10
8	Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Altera DSP Builder	3	15-16	2	4	-	4	10
9	Проектирование функциональных схем реконфигурации ПЛИС типа ППВМ в САПР Quartus II	3	17-18	2	-	-	4	6
Итого				18	18	-	36	108

4.1 Лекции

Неделя семестра	Тема и содержание лекции	Объем часов
1. Современные и перспективные БИС/СБИС типа “Система на кристалле” со сложными программируемыми структурами		2
1	<p>Назначение, применение и перспективы развития специализированных (заказные/полузаказные) БИС конкретного применения (ASIC). БИС для специализированных стандартных применений (ASSP). Назначение, применение и перспективы развития ПЛИС. Понятие идеологии БИС типа “система на кристалле” (System on chip, SOC). Заказные и полузаказные интегральные схемы на основе КМОП БИС (вентильные матрицы). Классификация ПЛИС. Сложные программируемые логические схемы (CPLD). Программируемые пользователем вентильные матрицы (FPGA, ППВМ). Архитектуры MAX, FLEX и STRATIX компании Altera. Архитектуры ПЛИС CPLD и FPGA компании Xilinx.</p> <p><i>Самостоятельное изучение.</i> Динамические реконфигурируемые системы на базе ПЛИС по архитектуре FPGA.</p>	2
2. Маршрут проектирования заказных БИС и систем на кристалле. Высокоуровневые языки System/C++ в проектировании БИС на системном уровне		2
3	<p>Основные этапы проектирования БИС и систем на кристалле. Системное проектирование и верификация. Архитектура программного обеспечения. Сложно-функциональные цифровые и аналоговые блоки. Архитектурное планирование кристалла. Языки SystemC/C++.</p> <p>Функциональное проектирование и верификация. Физическое проектирование и верификация.</p>	2
3. Моделирование аналого-цифровых систем с использованием языка Verilog-A		2
5	<p>Языки описания поведенческих моделей аналого-цифровых блоков: Verilog-A, Verilog-AMS, VHDL-AMS. Симуляторы SPICE, Spectre-Verilog и AMS Designer фирмы Cadence. Основы языка Verilog-A.</p>	2
4. Архитектуры вычислительных систем на ПЛИС		2
7	<p>Архитектуры микропроцессоров и микроконтроллеров. ЦОС-процессоры. Аппаратные и программные микропроцессорные ядра (софт-процессоры).</p> <p><i>Самостоятельное изучение.</i> Динамические реконфигурируемые микропроцессорные системы на базе ПЛИС по архитектуре FPGA.</p>	2
5. Разработка имитационных моделей вычислительных устройств		2
9	<p>Разработка имитационных моделей микропроцессорных ядер в системе Matlab/Simulink. Программирование в системе Matlab/Simulink. Создание M-функций основных функциональных узлов микропроцессорного ядра в системе Matlab/Simulink. Формат с фиксированной запятой. fi-объекты системы Matlab. Работа с отладчиком моделей Simulink Debugger.</p> <p><i>Самостоятельное изучение.</i> Основы работы с системой Matlab/Simulink. Работа в итеративном режиме.</p>	2

6. Программные средства для разработки встраиваемых микропроцессорных систем		2
11	<p>Характеристики микропроцессорных ядер PicoBlaze, MicroBlazer, PowerPC фирмы Xilinx для реализации в базе ПЛИС. Архитектура, функциональные модули и набор инструкций микропроцессорного ядра Nios II фирмы Altera для реализации в базе ПЛИС. Компоненты SOPC Builder. Интерфейс Avalon.</p> <p><i>Самостоятельное изучение.</i> Система команд микропроцессорного ядра PicoBlaze. Среда разработки приложений для Nios II на языках C и ассемблер Altera Monitor Program.</p>	2
7. Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Xilinx System Generator		2
13	<p>Разработка имитационных моделей цифровых устройств обработки сигналов на верхнем уровне с использованием стандартных блоков DSP System Toolbox системы Matlab/Simulink.</p> <p>Разработка имитационных моделей цифровых устройств обработки сигналов на верхнем уровне с использованием блоков среды Xilinx System Generator и системы Matlab/Simulink.</p>	2
8. Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Altera DSP Builder		2
15	<p>Разработка имитационных моделей цифровых устройств обработки сигналов на верхнем уровне с использованием блоков среды Altera DSP Builder и системы Matlab/Simulink.</p>	2
9. Проектирование функциональных схем реконфигурации ПЛИС типа ППВМ в САПР Quartus II		2
17	<p>Тестирование комбинационных и последовательностных схем. Метод сканирования пути. Использование цифровых автоматов в технологии периферийного сканирования БИС. Проектирование цифровых автоматов с использованием системы MATLAB/SIMULINK и САПР ПЛИС Quartus II. Работа с приложением StateFlow для визуально-графической разработки конечного автомата</p> <p><i>Самостоятельное изучение.</i> JTAG-интерфейс. Регистр сканирования периферии, регистр инструкций, контроллер диагностического порта.</p>	2
Итого часов		18

4.2 Лабораторные работы

Неделя семестра	Наименование лабораторной работы	Объем часов	Виды контроля
5. Разработка имитационных моделей вычислительных устройств		8	Отчет
8	<p>Разработка имитационной модели 8-разрядного микропроцессорного ядра с управляющим автоматом, представленного в виде текстового описания на языке M-файлов системы Matlab/Simulink с последующим извлечением кода языка VHDL с помощью приложения Simulink HDL coder.</p>	4	
10	<p>Разработка имитационной модели 8-разрядного микропроцессорного ядра с управляющим автоматом</p>	4	

	представленного графом приложения StateFlow системы Matlab/Simulink с последующим извлечением кода языка VHDL с помощью приложения Simulink HDL coder.		
6. Программные средства для разработки встраиваемых микро-процессорных систем		2	Отчет
12	Получение практических навыков работы с отладочной платой DE2 фирмы Altera со встроенным софт-процессором Nios II на ПЛИС типа CYCLONE. Разработка аппаратных средств на основе софт-процессора Nios II с использованием SOPC Builder в САПР Quartus II. Программирование на языке ассемблера софт-процессора Nios II.	2	
7. Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Xilinx System Generator		4	Отчет
14	Разработка модели ЦОС-блока верхнего уровня в элементах Xilinx System Generator	4	
8. Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в среде Altera DSP Builder		4	Отчет
16	Разработка модели ЦОС-блока верхнего уровня в элементах Altera DSP Builder	4	
Итого часов		18	

4.4 Самостоятельная работа студента (СРС)

Неделя семестра	Содержание СРС	Виды контроля	Объем часов
1	Подготовка конспекта по теме для самостоятельного изучения	проверка конспекта	2
2	Работа с конспектом лекций, с учебником	проверка конспекта	2
3	Подготовка конспекта по теме для самостоятельного изучения	проверка конспекта	2
4	Работа с конспектом лекций, с учебником	проверка конспекта	2
5	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
6	Подготовка конспекта по теме для самостоятельного изучения	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
7	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
8	Подготовка конспекта по теме для самостоятельного изучения	допуск к выполнению	1
	Подготовка к контрольной работе	Контр. работа	1
9	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
10	Подготовка конспекта по теме для самостоятельного изучения		1

	Подготовка к лабораторной работе	отчет, защита	1
11	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
12	Подготовка конспекта по теме для самостоятельного изучения	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
13	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
14	Подготовка конспекта по теме для самостоятельного изучения	допуск к выполнению	1
	Подготовка к лабораторной работе	отчет, защита	1
15	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
16	Подготовка конспекта по теме для самостоятельного изучения		1
	Подготовка к лабораторной работе	отчет, защита	1
17	Работа с конспектом лекций, с учебником	проверка конспекта	1
	Подготовка к контрольной работе	Контр. работа	1
18	Подготовка конспекта по теме для самостоятельного изучения	проверка конспекта	1
	Подготовка к лабораторной работе	отчет, защита	1
Итого			36

5. ОБРАЗОВАТЕЛЬНЫЕ ТЕХНОЛОГИИ

	В рамках изучения дисциплины предусмотрены следующие образовательные технологии:
5.1	Лекции: информационные лекции, лекции – визуализации, проблемные лекции
5.2	Лабораторные работы: – выполнение лабораторных работ; – защита выполненных работ;
5.4	самостоятельная работа студентов: –изучение теоретического материала, –подготовка к практическим занятиям, –работа с учебно-методической литературой, –оформление конспектов лекций, подготовка отчетов, –подготовка к текущему контролю успеваемости, к зачету
5.5	консультации по всем вопросам учебной программы.

6. ОЦЕНОЧНЫЕ СРЕДСТВА ДЛЯ ТЕКУЩЕГО КОНТРОЛЯ УСПЕВАЕМОСТИ, ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ ПО ИТОГАМ ОСВОЕНИЯ ДИСЦИПЛИНЫ И УЧЕБНО-МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ САМОСТОЯТЕЛЬНОЙ РАБОТЫ СТУДЕНТОВ

6.1	Контрольные вопросы и задания
6.1.1	Используемые формы текущего контроля: –контрольные работы; –отчет и защита выполненных практических работ.
6.1.2	Рабочая программа дисциплины обеспечена фондом оценочных средств для проведения входного, текущего контроля и промежуточной аттестации. Фонд включает примерные варианты контрольных работ, вопросы к экзамену, примерные темы курсовых проектов.
6.2	Темы письменных работ
6.2.1	Контрольная работа по теме «Разработка имитационных моделей вычислительных устройств»
6.2.2	Контрольная работа по теме «Проектирование встраиваемых микропроцессорных систем»
6.3	Другие виды контроля
6.3.1	Тесты по темам: «Набор инструментов для проектирования устройств цифровой обработки сигналов DSP System Toolbox системы Matlab/Simulink» «Модельно-ориентированное проектирование устройств ЦОС на ПЛИС в системе Matlab/Simulink»

7. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

7.1 Рекомендуемая литература				
№ п/п	Авторы, составители	Заглавие	Годы издания. Вид издания	Обеспеченность
7.1.1 Основная литература				
1	Мартюшев Ю.Ю.	Практика функционального цифрового моделирования в радиотехнике: учебное пособие. Горячая линия - Телеком	2014 Печатный	0.3
2	Солонина А.И.; Улахович Д.А.; Арбузов С.М.; Соловьева Е.Б.	Основы цифровой обработки сигналов : учеб. пособие. - СПб. : БХВ-Петербург	2005 Печатный	0.5
3	Соловьев В.В.	Проектирование цифровых систем на основе ПЛИС. М.: Горячая линия - Телеком	2007 Печатный	0.4
4	Грушевицкий Р., Мурсаев А.,	Проектирование систем на микросхемах с программи-	2006 Печатный	0.1

	Угрюмов Е.	руемой структурой. Учеб. пособие. 2-е изд. СПб: ВХУ		
5	Амосов В.В.	Схемотехника и средства проектирования цифровых устройств. БХВ-Петербург	2007 Печатный	0.1
6	Тарасов И.Е., Потехин И.Е.	Разработка систем цифровой обработки сигналов на базе ПЛИС. М.: Горячая линия - Телеком	2007 Печатный	0.4
7	Тарасов И.Е.	Разработка цифровых устройств на основе ПЛИС фирмы Xilinx с применением языка VHDL	2005 Печатный	0.4
8	Под ред. Кестера У.	Проектирование систем цифровой и смешанной обработки сигналов. М.: Техносфера	2011 Печатный носитель	0.4
7.1.2. Дополнительная литература				
1	Строгонов А.В.	Цифровая обработка сигналов в базе программируемых логических интегральных схем	2015 Магнитный носитель	1
2	Строгонов А.В.	Системное проектирование программируемых логических интегральных схем: учеб. пособие	2012 Магнитный носитель	1
3	Строгонов А.В.	Основы цифровой обработки сигналов: учеб. пособие	2014 Магнитный носитель	1
4	Строгонов А.В.	Проектирование устройств цифровой обработки сигналов для реализации в базе программируемых логических интегральных схем	2013 Магнитный носитель	1
7.1.3. Методические разработки				
1	Строгонов А.В.	Методические указания к выполнению лабораторных работ № 1, 2 по дисциплине «Проектирование цифровых устройств в базе ПЛИС» для студентов направления 210100.62 «Электроника и нанoeлектроника» (профиль «Микроэлектроника и твердотельная электроника») очной формы обучения (рег. номер 179-2014)	2014 Магнитный носитель	1

7.1.4 Программное обеспечение и интернет ресурсы	
1	САПР БИС Tanner САПР ПЛИС Altera Quartus II САПР ПЛИС Xilinx ISE Системы цифрового моделирования ModelSim-Altera Система визуально-имитационного моделирования Matlab/Simulink Программа синтеза логики Synplicity Synplify
2	www.labfor.ru Лаборатории электронных средств обучения, ЛЭСО ГОУ ВПО «СибГУТИ» www.asic.ru НПК "Технологический центр" www.tcen.ru НПК "Технологический центр" www.e-kir.ru Электронные версии журнала “Компоненты и технология”

8. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

8.1	Специализированная лекционная аудитория , оснащенная оборудованием для лекционных демонстраций и проекционной аппаратурой
8.2	Дисплейный класс , оснащенный САПР ПЛИС Altera Quartus II и Xilinx ISE, системой визуально-имитационного моделирования Matlab/Simulink и учебными лабораторными стендами LESO2.1 (Лаборатории электронных средств обучения, ЛЭСО ГОУ ВПО «СибГУТИ») в количестве 10 шт для проведения лабораторного практикума

**Карта обеспеченности рекомендуемой литературой
«Системы автоматизированного проектирования системного уровня
проектирования больших интегральных схем»**

№ п/п	Авторы, составители	Заглавие	Год издания. Вид издания.	Обеспеченность
1. Основная литература				
1	Мартюшев Ю.Ю.	Практика функционального цифрового моделирования в радиотехнике: учебное пособие. Горячая линия - Телеком	2014 Печатный	0.3
2	Солонина А.И.; Улахович Д.А.; Арбузов С.М.; Соловьева Е.Б.	Основы цифровой обработки сигналов : учеб. пособие. - СПб. : БХВ-Петербург	2005 Печатный	0.5
3	Соловьев В.В.	Проектирование цифровых систем на основе ПЛИС. М.: Горячая линия - Телеком	2007 Печатный	0.4
4	Грушевицкий Р., Мурсаев А., Угрюмов Е.	Проектирование систем на микросхемах с программируемой структурой. Учеб. пособие. 2-е изд. СПб: БХВ	2006 Печатный	0.1
5	Амосов В.В.	Схемотехника и средства проектирования цифровых устройств. БХВ-Петербург	2007 Печатный	0.1
6	Тарасов И.Е., Потехин И.Е.	Разработка систем цифровой обработки сигналов на базе ПЛИС. М.: Горячая линия - Телеком	2007 Печатный	0.4
7	Тарасов И.Е.	Разработка цифровых устройств на основе ПЛИС фирмы Xilinx с применением языка VHDL	2005 Печатный	0.4
8	Под ред. Кестера У.	Проектирование систем цифровой и смешанной обработки сигналов. М.: Техносфера	2011 Печатный носитель	0.4
9	Строгонов А.В.	Цифровая обработка сигналов в базисе программируемых логических интегральных схем	2015 Магнитный носитель	1
10	Строгонов А.В.	Системное проектирование программируемых логических интегральных схем: учеб. пособие	2012 Магнитный носитель	1
2. Дополнительная литература				
1	Строгонов А.В.	Основы цифровой обработки сигналов: учеб. пособие	2014 Магнитный носитель	1
2	Строгонов А.В.	Проектирование устройств цифровой обработки сигналов для реализации в базисе программируемых логических интегральных схем	2013 Магнитный носитель	
3. Методические разработки				
1	Строгонов А.В.	Методические указания к выполнению лабораторных работ № 1, 2 по дисциплине «Проектирование цифровых устройств в базисе ПЛИС» для студентов направления 210100.62 «Электроника и нанoeлектроника» (профиль «Микроэлектроника и твердотельная электроника») очной формы обучения (рег. номер 179-2014)	2014 Магнитный носитель	1

Зав. кафедрой _____ С.И. Рембеза

Директор НТБ _____ Т.И. Буковшина

«УТВЕРЖДАЮ»
Председатель Ученого совета факультета радиотехники и электроники

_____ Небольсин В.А.
(подпись)

_____ 201__ г.

Лист регистрации изменений (дополнений) УМКД

Системы автоматизированного проектирования системного уровня проектирования больших интегральных схем

В УМКД вносятся следующие изменения (дополнения):

Изменения (дополнения) в УМКД обсуждены на заседании кафедры полупроводниковой электроники и нанoeлектроники

Протокол № _____ от «___» _____ 20__ г.

Зав. кафедрой ППЭНЭ

С.И. Рембеза

Изменения (дополнения) рассмотрены и одобрены методической комиссией ФРТЭ

Председатель методической комиссии ФРТЭ

А.Г. Москаленко

«Согласовано»

С.И. Рембеза

Лист регистрации изменений

Порядковый номер изменения	Раздел, пункт	Вид изменения (заменить, аннулировать, добавить)	Номер и дата приказа об изменении	Фамилия и инициалы, подпись лица, внесшего изменение	Дата внесения изменения